CORDIC을 이용한 도플러 불변 저전력 BFSK 수신기의 FPGA구현 = FPGA Implementation of Doppler Invarient Low Power BFSK Receiver Using CORDIC

국문 초록 (Abstract)

본 논문은 대역폭에 제약을 받지 않는 우주 통신용에 사용할 목적으로 도플러에 강인한 저 전력 비동기 FSK 수신기를 FPGA로 구현한 논문이다. 사용한 비동기 FSK 수신기는 심볼 검출을 하기 위해 16점 FFT를 이용하며 데이터의 주 속도는 10kbps이고 도플러에 강인하고 전력 효율과 신뢰성을 얻기 위해 디지털 회로로 설계된다. 또한 CORDIC 알고리듬을 이용하여 FFT 연산 시 사용되는 복소 승산을 가산기 및 천이기로 대체하여 저전력화 하였다. 설계 시스템의 검증을 하기 위해 먼저 Simulink로 시뮬레이션 하여 성능을 확인하고Xilinx사의 System Generator를 이용하여 FPGA 구현하여 성능을 비교 검증하였다. 결과적으로 Simulink 결과와 FPGA 구현 결과가 표6과 표7에 의해 잘 일치함을 확인하였다.

다국어 초록 (Multilingual Abstract)

This paper is to design and implement a low power noncoherent BFSK receiver intended for future deep space communication using Xilinx System generator. The receiver incorporates a 16 point Fast Fourier Transform(FFT) for symbol detection. The design units of the receiver are digital design for better efficiency and reliability. The receiver functions on one bit data processing and supports main data rate 10kbps. In addition CORDIC algorithm is used for avoiding complex multiplications while computing FFT and multiplication of twiddle factor for low power is substituted by rotators. The design and simulation of the receiver is carried out in Simulink then the Simulink model is translated to the hardware model to implement FPGA using Xilinx System Generator and to verify performance.

참고문헌 (Reference)

1 E.Grayver, "VLSI implementation of a 100uW multirate FSK receiver" 36 (36): 1821-1828, 2001

2 E.Grayver, "A low power all digital FSK receiver for space applications" 49 (49): 911-921, 2001

3 M. Kuhlmann, "A High-Speed CORDIC algorithm and Architecture for DSP Applications" 1999

4 S.Bertazzoni, "16-point high speed FFT for OFDM modulation" 5 (5): 210-212, 1998