RISS 학술연구정보서비스

검색

인기 검색어

    다국어 입력

    http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.

    변환된 중국어를 복사하여 사용하시면 됩니다.

    예시)
    • 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
    • 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
    닫기
    KCI등재

    고성능 Nanosheet FET 구현을 위한 이온성 산화물 기반컨택 특성 연구 = Enhancement of Nanosheet FET Performance Based on Ionic Oxide Contact

    한글로보기

    https://www.riss.kr/link?id=A110244981

    • 0

      상세조회
    • 0

      다운로드
    서지정보 열기
    • 내보내기
    • 내책장담기
    • 공유하기
      • URL 복사
    • 오류접수
    인용문이 복사되었습니다.

    부가정보

    다국어 초록 (Multilingual Abstract) kakao i 다국어 번역

    Gate-All-Around(GAA) nanosheet FETs are considered promising next-generation transistors. However, source/draincontact resistance remains a critical bottleneck in the sub-3 nm regime due to Fermi-level pinning in conventionalmetal-semiconductor (MS) contacts. This paper proposes a metal-insulator-semiconductor (MIS) source/draincontact structure with an ultrathin interlayer and optimizes the interlayer material and thickness using SentaurusTCAD simulations. A ZnO interlayer with a thickness of 2 nm is identified as the optimal condition. The optimizedMIS GAA nanosheet FET achieves approximately 81.6% reduction in static power and 242% improvement inswitching performance, demonstrating simultaneous enhancement of power, performance, area.
    번역하기

    Gate-All-Around(GAA) nanosheet FETs are considered promising next-generation transistors. However, source/draincontact resistance remains a critical bottleneck in the sub-3 nm regime due to Fermi-level pinning in conventionalmetal-semiconductor (MS) c...

    Gate-All-Around(GAA) nanosheet FETs are considered promising next-generation transistors. However, source/draincontact resistance remains a critical bottleneck in the sub-3 nm regime due to Fermi-level pinning in conventionalmetal-semiconductor (MS) contacts. This paper proposes a metal-insulator-semiconductor (MIS) source/draincontact structure with an ultrathin interlayer and optimizes the interlayer material and thickness using SentaurusTCAD simulations. A ZnO interlayer with a thickness of 2 nm is identified as the optimal condition. The optimizedMIS GAA nanosheet FET achieves approximately 81.6% reduction in static power and 242% improvement inswitching performance, demonstrating simultaneous enhancement of power, performance, area.

    더보기

    동일학술지(권/호) 다른 논문

    분석정보

    View

    상세정보조회

    0

    Usage

    원문다운로드

    0

    대출신청

    0

    복사신청

    0

    EDDS신청

    0

    동일 주제 내 활용도 TOP

    더보기

    주제

    연도별 연구동향

    연도별 활용동향

    연관논문

    연구자 네트워크맵

    공동연구자 (7)

    유사연구자 (20) 활용도상위20명

    이 자료와 함께 이용한 RISS 자료

    나만을 위한 추천자료

    해외이동버튼