전력분석 공격에서 랜덤클럭 전력신호에 대한 일정피치 기반의 시간적 정렬 방법 = A Constant Pitch Based Time Alignment for Power Analysis with Random Clock Power Trace

국문 초록 (Abstract)

전력분석공격은 스마트카드와 같은 저전력 보안장치에 대한 매우 강력한 공격방법이나, 측정된 전력신호와 암호알고리듬 실행 시 추정되는 중간 값과의 상관도를 연산하는 시점이 시간적으로 일치되어야 가능하다. 보안장치에 랜덤클럭을 적용하면 측정된 전력신호 분석 시점이 서로 일치하지 않게 되므로 랜덤클럭이 전력분석 공격에 대한 방어대책으로 사용된다. 본 논문에서는 전력분석공격에서 랜덤클럭 전력신호에 대한 일정피치 기반의 시간적 정렬 방법을 제안한다. 제안방법은 랜덤클럭이 적용된 보안 장치로부터 측정된 전력신호를 일정한 크기를 갖는 기준피치에 맞추어 시간 축 상의 위치와 크기를 정렬하므로 랜덤 클럭 방어대책을 공격할 수 있는 새로운 방법이다. 마지막으로, 랜덤클럭이 적용된 스마트카드 환경에서 실행된 AES 블럭 암호화 알고리듬에 대하여 제안된 방법을 적용하여 그 공격 가능성을 검토한다.

다국어 초록 (Multilingual Abstract)

Power analysis attack on low-power consumed security devices such as smart cards is very powerful, but it is required that the correlation between the measured power signal and the mid-term estimated signal should be consistent in a time instant while running encryption algorithm. The power signals measured from the security device applying the random clock do not match the timing point of analysis, therefore random clock is used as counter measures against power analysis attacks. This paper propose a new constant pitch based time alignment for power analysis with random clock power trace. The proposed method neutralize the effects of random clock used to counter measure by aligning the irregular power signals with the time location and size using the constant pitch. Finally, we apply the proposed one to AES algorithm within randomly clocked environments to evaluate our method.

참고문헌 (Reference)

1 박제훈, "차분 전력 분석 공격을 위한 향상되고 실제적인 신호 정렬 방법" 한국정보보호학회 18 (18): 93-102, 2008

2 J. Jaffe, "Introduction to Differential Power Analysis, Presented at ECRYPT Summer school on Cryptographic Hardware" Side Channel and Fault Analysis 2006

3 P. Kocher, "Differential Power Analysis" 388-397, 1999

4 O. Kömmerling, "Design Principles for Tamper-Resistant Smart Card Processors" 9-20, 1999

5 E. Prouff, "DPA Attack and S-Boxes" Springer-Verlag 424-441, 2005

6 NIST, "Announcing the ADVANCED ENCRYPTION STANDARDS(AES)" 197 : 26-, 2001

7 C. Herbst, "An AES Smart Card Implementation Resistant to Power Analysis" 239-252, 2006