10Gbps 이더넷용 MAC 코어에 대한 연구 = A Study on MAC Core for 10Gbps Ethernet

국문 초록 (Abstract)

최근 대부분의 전송기술이 이더넷으로 통일되는 경향에 힘입어, 예전에 비하여 이더넷은 대단한 주목을 받고 있다. 본 연구에서는 최적의 MAC 코어 설계에 대해 연구하였는데, 이는 상위 계층 인터페이스, 전송엔진, 플로우 컨트롤 블록, 수신엔진, 정합 부계층, 초기설정 블록, 상태전송 블록, XCMII 인터페이스 블록으로 구성된다. 하드웨어 설계를 위해 10Gbps 이더넷 Data Link 계층의 MAC 코어를 C언어로 성능평가를 실시하여 내부 GIFO와 파라미터 초기값을 도출하였다 내부 FIFO는 $95\%$의 트래픽이 발생시 512 크기로 사용 가능하고, $97\%$의 트래픽이 발생시에는 1024 크기가 적합하였다. 성능결과를 토대로, VHDL 언어로 설계하여 검증하였다. 설계된 MAC 코어는 64비트의 데이터를 처리하고 168.549MHz를 지원하여 전송효율이 최대 10.78Gbps까지 지원하므로, 10Gbps 이더넷의 스위칭 장비의 인터페이스 모듈로 응용이 가능하다.

다국어 초록 (Multilingual Abstract)

Ethernet has been given a greater attention recently due to tendency of unifying most of transmission technique to ethernet. This paper studied the design of MAC which contains high layer interface, transmit engine, flow control block, receive engine, reconciliation sublayer, configuration block, statistics block, and XGMll interface block. Performance evaluation was performed using C language for 10cbps ethernet Data Link to design the optimum hardware, then internal FIFO and initial parameters were evaluated. When offered load is $95\%$, the size of the internal FIFO is required 512-word. When offered load is $97\%$, the size of the internal FIFO is required 1024-word. Based on the result of performance evaluation, MAC was designed in VHDL Language and verified using simulator. MAC core that processes 64-bit data, operates at 168.549MHz and hence supports the maximum 10.78Gbps. The designed MAC core is applicable to an area that needs a high-speed data processing of 10Gbps or more.

참고문헌 (Reference)

1 "초고속 이더넷" 10 (10): 93-105, jan.2000.

2 "Xilinx ISE 6 Software Manuals and Help" 2004

3 "XGMII Using the DDR Registers, DCM, and SecectI/O-Ultra Features" 2002

4 "Virtex-II Platform FPGAs: Complete Data Sheet" 2004

5 "Supplement to CSMA/CD Access Method & Physical Layer Specifications" 2002

6 "Ph.D. Gigabit Ethernet Networking" Macmillan Technical publishing 1999

7 "Model Sim Xilinx User's Manual Version 5.6a" apr.2002.

8 "MAC Parameters, Physical Layer, and Management Parameters for 10Gb/s Operation" 2002

9 "HDL Chip Design" 1996

10 "Computer Networking" 2001

11 "10기가비트 이더넷 기술동향" 16 (16): 59-69, 1999년12월

12 "10Gigabit Ethernet White Paper" 2002.05

13 "10-Gigabit Ethernet MAC with XGMII or XAUI V4.0" dec.2003.