RISS 학술연구정보서비스

검색
다국어 입력

http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.

변환된 중국어를 복사하여 사용하시면 됩니다.

예시)
  • 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
  • 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
닫기
    인기검색어 순위 펼치기

    RISS 인기검색어

      Pattern monitoring 도입을 통한 IMD(Inter Metal Dielectric) CMP(Chemical Mechanical Planarization)공정의 두께제어에 대한 연구

      한글로보기

      https://www.riss.kr/link?id=T11224702

      • 0

        상세조회
      • 0

        다운로드
      서지정보 열기
      • 내보내기
      • 내책장담기
      • 공유하기
      • 오류접수

      부가정보

      다국어 초록 (Multilingual Abstract) kakao i 다국어 번역

      CMP thickness is the one of the key factors deciding electrical properties in the Integrated circuit devices because of its trend forward multi layer thin film structure. And, also current trend of manufacturing company is moving more forward cost saving and productivity improvement than any time in the past. So, its control method need to be continuously improved with more efficiency in terms of cost and quality.The purpose of this study was to find the way to control the dielectric thickness after CMP process in the IMD layer which was usually controlled using by APC(Advanced process control) system. In previous version, APC system caused a lot of cost, materials and low productivity because its logic was based on the non patterned pilot wafer for calculating polish time. So we tried to find out the model which could be used just with pattern wafer. For pattern monitoring APC, many parameters, such as VRR(virtual removal rate), polish time, consumable count, should be studied to improve the rework rate, and new parameters like VRR(virtual removal rate), time coefficient, need to be introdued as well. Statistical approach was applied during deriving regression formula in the way of building logics of new APC. As a result, objectivity and reliability could be improved in the newly introduced APC system.
      번역하기

      CMP thickness is the one of the key factors deciding electrical properties in the Integrated circuit devices because of its trend forward multi layer thin film structure. And, also current trend of manufacturing company is moving more forward cost sav...

      CMP thickness is the one of the key factors deciding electrical properties in the Integrated circuit devices because of its trend forward multi layer thin film structure. And, also current trend of manufacturing company is moving more forward cost saving and productivity improvement than any time in the past. So, its control method need to be continuously improved with more efficiency in terms of cost and quality.The purpose of this study was to find the way to control the dielectric thickness after CMP process in the IMD layer which was usually controlled using by APC(Advanced process control) system. In previous version, APC system caused a lot of cost, materials and low productivity because its logic was based on the non patterned pilot wafer for calculating polish time. So we tried to find out the model which could be used just with pattern wafer. For pattern monitoring APC, many parameters, such as VRR(virtual removal rate), polish time, consumable count, should be studied to improve the rework rate, and new parameters like VRR(virtual removal rate), time coefficient, need to be introdued as well. Statistical approach was applied during deriving regression formula in the way of building logics of new APC. As a result, objectivity and reliability could be improved in the newly introduced APC system.

      더보기

      국문 초록 (Abstract) kakao i 다국어 번역

      본 연구는 반도체 제조 공정 중 CMP(Chemical Mechanical Planarization) 공정의 Process 특성을 이해하여 다층 배선 구조에 있어서의 Dielectric Layer의 두께를 제어하는 방법에 관한 것으로 기존의 APC(Advanced Process Control) 방식의 이론적 한계에 의한 생산성 저하 및 비용 증가를 근본적으로 제거하기 위해 소자 및 장비 등의 특성에 따라 차별화 하여 보다 안정된 두께 제어를 하는 방법에 대한 모델을 제시하는데 있다. 이를 위하여 두께에 영향을 주는 인자인 Polish Time, 장비종류, Consumable Effect, 소자 특성에 따른 Removal Rate 변화 등에 대한 연구를 수행하였다.CMP 두께는 다층 배선구조에 있어서 소자의 전기적 특성을 좌우하는 중요한 요소 중 하나로서 고집적화 추세에 있어서 두께 제어 방법은 그 중요성을 더해가고 있고 안정된 공정운영을 위한 필수요소가 되고 있다. 또한 최근의 반도체 동향은 안정된 수율뿐만 아니라 고 생산성 과 저비용을 동시에 추구하고 있는바, 본 연구에서는 두께 제어의 정확도를 높임과 동시에 생산성을 높이고 재료비용을 줄이는 CMP 공정제어 모델에 대한 연구를 수행하여 주어진 여건하에서 최상의 모델을 제시하였다. 또한 이러한 모델을 제시하는데 있어서 회귀식에 의한 통계적 접근방법을 이용하여 두께제어에 대한 객관성 및 신뢰성을 높이는 성과를 얻을수 있었다.
      번역하기

      본 연구는 반도체 제조 공정 중 CMP(Chemical Mechanical Planarization) 공정의 Process 특성을 이해하여 다층 배선 구조에 있어서의 Dielectric Layer의 두께를 제어하는 방법에 관한 것으로 기존의 APC(Advanced...

      본 연구는 반도체 제조 공정 중 CMP(Chemical Mechanical Planarization) 공정의 Process 특성을 이해하여 다층 배선 구조에 있어서의 Dielectric Layer의 두께를 제어하는 방법에 관한 것으로 기존의 APC(Advanced Process Control) 방식의 이론적 한계에 의한 생산성 저하 및 비용 증가를 근본적으로 제거하기 위해 소자 및 장비 등의 특성에 따라 차별화 하여 보다 안정된 두께 제어를 하는 방법에 대한 모델을 제시하는데 있다. 이를 위하여 두께에 영향을 주는 인자인 Polish Time, 장비종류, Consumable Effect, 소자 특성에 따른 Removal Rate 변화 등에 대한 연구를 수행하였다.CMP 두께는 다층 배선구조에 있어서 소자의 전기적 특성을 좌우하는 중요한 요소 중 하나로서 고집적화 추세에 있어서 두께 제어 방법은 그 중요성을 더해가고 있고 안정된 공정운영을 위한 필수요소가 되고 있다. 또한 최근의 반도체 동향은 안정된 수율뿐만 아니라 고 생산성 과 저비용을 동시에 추구하고 있는바, 본 연구에서는 두께 제어의 정확도를 높임과 동시에 생산성을 높이고 재료비용을 줄이는 CMP 공정제어 모델에 대한 연구를 수행하여 주어진 여건하에서 최상의 모델을 제시하였다. 또한 이러한 모델을 제시하는데 있어서 회귀식에 의한 통계적 접근방법을 이용하여 두께제어에 대한 객관성 및 신뢰성을 높이는 성과를 얻을수 있었다.

      더보기

      분석정보

      View

      상세정보조회

      0

      Usage

      원문다운로드

      0

      대출신청

      0

      복사신청

      0

      EDDS신청

      0

      동일 주제 내 활용도 TOP

      더보기

      주제

      연도별 연구동향

      연도별 활용동향

      연관논문

      연구자 네트워크맵

      공동연구자 (7)

      유사연구자 (20) 활용도상위20명

      이 자료와 함께 이용한 RISS 자료

      나만을 위한 추천자료

      해외이동버튼