저온 다결정 실리콘 박막 트랜지스터의 전하 주입 스트레스에 의한 전기적 특성 변화에 관한 연구 = A study on the electrical characteristic change of low-temperature polycrystalline silicon thin-film transistor by charge-injection stress

국문 초록 (Abstract)

최근 중·소형 디스플레이 시장에서 AMOLED 패널이 각광받고 있다. 중·소형 AMOLED 패널의 기판 (backplane)에는 저온 다결정 실리콘 박막 트랜지스터 (LTPS TFT)가 사용된다. 하지만 저온 다결정 실리콘 박막 트랜지스터는 꺼진 상태에서 누설전류가 발생하여 디스플레이의 화질 저하를 야기한다. 그러므로 추가 공정 없이 누설전류를 감소시키는 전하 주입 스트레스를 이용한 방법이 널리 이용되고 있다. 본 논문에서는 저온 다결정 실리콘 박막 트랜지스터에 전하 주입 스트레스를 주었을 때 드레인 근처 게이트 절연막에 트랩되는 전하의 양과 영역을 알아보았다. 또한, 그 결과가 채널 길이에 따라서 스트레스 전, 후 전기적 특성 차이에 영향을 미치는지 확인하였다. 그리고 전하 주입 스트레스 후 단일 게이트 구조와 듀얼 게이트 구조에서 전기적 특성 차이가 나타나는 원인에 관하여 연구하였다.
저온 다결정 실리콘 박막 트랜지스터의 측정결과와 technology computer-aided design (TCAD)의 모델의 특성을 피팅하기 위하여 density of states (DOS)를 모델링 하였다. 전하 주입 스트레스 후 드레인 근처 게이트 절연막에 전하가 트랩된 양과 영역을 확인하기 위하여 모델링한 소자의 fixed oxide charge density (Qf)의 값과 Qf가 적용되는 범위를 TCAD 모의실험을 이용하여 확인하였다. 여기서 채널 길이에 따라 Qf의 값과 Qf가 적용되는 범위에 차이가 없으므로, 채널 길이가 짧아짐에 따라 스트레스 전, 후 문턱전압 차이가 커지는 것을 확인하였다.
또한, 저온 다결정 실리콘 박막 트랜지스터의 단일 게이트 구조와 듀얼 게이트 구조에서 전하 주입 스트레스 후 역방향 측정 결과에서 전달특성에 차이가 나타나는 것을 확인하였다. 원인을 분석하기 위하여 TCAD 모의실험을 이용하였으며, 가전자대 에너지 밴드 다이어그램의 높이 차이로 인하여 측정결과가 달라지는 것을 확인하였다.
본 논문에서는 위 결과들을 통하여 저온 다결정 실리콘 박막 트랜지스터에 전하 주입 스트레스 방법을 사용할 때, 화소 회로 설계 시 고려해야 할 점을 제안한다.

다국어 초록 (Multilingual Abstract)

Recently, AMOLED panels are attracting attention in the small and medium display market. Typically, low-temperature polycrystalline silicon (LTPS) thin-film transistor (TFT) is used in backplane of small and medium AMOLED displays. However, the LTPS TFT generates an off-current in an off state, thereby causing deterioration of the display quality. Therefore, a method using charge-injection stress that reduces the off-current without additional process is widely used. In this thesis, we investigated the number and the region of the charge trapped in the gate insulator near the drain when charge-injection stress was given to the low-temperature polycrystalline silicon thin film transistor. In addition, investigated the effect of the results in the on the difference of electrical characteristics before and after stress according to the channel length. Also, it investigated the cause of the difference in electrical characteristics between a single gate structure and a dual gate structure after charge-injection stress.
A density of states (DOS) was modeled to fit the measurement results of the LTPS TFT and the characteristics of the technology computer aided design (TCAD) model. To verify the number and region of charge trapped in the gate insulator near the drain after stress, a fixed oxide charge density (Qf) and a charge-injection length (LCI) of the modeled device were confirmed using the TACD simulation. Here, since there is no difference between the Qf value and the Qf applied length according to the channel length, it is confirmed that the difference in the threshold voltage before and after the stress inceases as the channel length becomes shorter.
It was confirmed that there is a difference in transfer characteristics between the single gate structure and the dual gate structure of the LTPS TFT in the reverse measurement results after the charge-injection stress. In order to analyze the cause, we used TCAD simulation and confirmed that the measurement results are different due to the barrier height difference of the energy band diagram of the valence band.
In this thesis, we propose some considerations for designing pixel circuits of AMOLED when charge-injection stress method is used for LTPS TFT.

목차 (Table of Contents)

• 제1장 서론 1
• 제1절 연구의 배경 1
• 제2절 연구의 목적 3
• 제3절 논문의 구성 7
• 제2장 저온 다결정 실리콘 박막 트랜지스터 소개 8
• 제1절 LTPS TFT의 구조 및 공정 과정 8
• 제2절 LTPS TFT의 전기적 특성 13
• 제3절 LTPS TFT의 누설전류 메커니즘 18
• 제3장 단일 게이트 구조 다결정 실리콘 박막 트랜지스터의 전하 주입 스트레스 실험 및 결과 분석 21
• 제1절 실험방법 21
• 제2절 측정결과 22
• 제3절 결과고찰 및 모의실험 23
• 제4절 결론 29
• 제4장 듀얼 게이트 구조 다결정 실리콘 박막 트랜지스터의 전하 주입 스트레스 실험 및 결과 분석 31
• 제1절 실험방법 31
• 제2절 측정결과 32
• 제3절 결과고찰 및 모의실험 33
• 제4절 결론 37
• 제5장 결론 39
• 참고문헌 41
• 국문초록 44