Design of Quaternary Logic gate Using Double Pass-transistor Logic with neuron MOS Threshold gate = 뉴런 MOS 임계 게이트를 갖는 2중 패스-트랜지스터 논리를 이용한 4치 논리 게이트 설계

국문 초록 (Abstract)

다치 논리 패스 게이트는 다치 논리를 구성하기 위한 중요한 소자이다. 본 논문에서는, 뉴런 $MOS({\nu}MOS)$ 임계 게이트를 갖는 2중 패스-트랜지스터 논리를 이용하여 4치 MIN(QMIN)/negated MIN(QNMIN) 게이트 그리고 4치 MAX(QMAX)/negated MAX(QNMAX) 게이트를 설계하였다. DPL은 입력 캐패시턴스의 증가 없이 게이트 속도를 향상 시켰다. 또한 대칭 배열과 2중 전송 특성을 갖는다. 임계 게이트는 ${\nu}MOS$ 다운 리터럴 회로(DLC)로 구성 된다. 제안된 게이트는 다양한 다치 임계 전압을 실현할 수 있다. 본 논문에서, 회로는 3V의 전원 전압을 사용하였고 0.35um N-Well 2-poly 4-metal CMOS 공정의 파라메터를 사용하였으며 모든 모의 실험은 HSPICE를 이용하였다.

참고문헌 (Reference)

1 C. Smith, "The prospects for multivalued logic" c-26 (c-26): 619-634,

2 O. Ishizuka, "Synthesis of a pass transistor network applied to multi valued logic"

3 O.Ishizuka, "Simplification of pass transistor network and its applications" 1987

4 T.Higuchi, "Multiple-Valued Digital Processing System" 1989.

5 Jing Shen, "Multi-valued logic pass gate network using neuron-MOS transistors" May1999.

6 Jing Shen, "Down literal circuit with neuron MOS transistor and its applications" 180-185, May1999

7 Rajesh S. Parthasarathy, "Double pass-transistor logic for high performance wave pipeline circuits" 4-7 : 495-500, Jan1998.

8 Makato Suzuki et al, "A 1.5ns 32-b CMOS ALU in Double Pass-Transistor Logic IEEE Journal of Solid State Circuits" 28. : nov1993.