본 논문에서는 동적 문턱전압 MOSFET를 사용한 새로운 셀프 캐스코드 구조의 설계방식을 제안한다. 제안한 셀프 캐스코드는 저전압 및 저전력 소비를 위하여 공급전압이 500mV인 약반전 영역에...
http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
https://www.riss.kr/link?id=A105504302
2018
Korean
KCI우수등재
학술저널
21-28(8쪽)
0
0
상세조회0
다운로드국문 초록 (Abstract)
본 논문에서는 동적 문턱전압 MOSFET를 사용한 새로운 셀프 캐스코드 구조의 설계방식을 제안한다. 제안한 셀프 캐스코드는 저전압 및 저전력 소비를 위하여 공급전압이 500mV인 약반전 영역에...
본 논문에서는 동적 문턱전압 MOSFET를 사용한 새로운 셀프 캐스코드 구조의 설계방식을 제안한다. 제안한 셀프 캐스코드는 저전압 및 저전력 소비를 위하여 공급전압이 500mV인 약반전 영역에서 동작하며 이 구조는 기존의 구조들에 비하여 칩 면적이 매우 작고 DC 바이어스 전압이 요구되지 않는다. 또한 동적 문턱전압 MOSFET의 특성에 의하여 트랜스컨덕턴스 (출력저항)는 단일 MOSFET 및 기존의 셀프 캐스코드에 비하여 각각 45%(163%), 24%(80%) 이상 증가한다. 본 논문에서 제안한 설계방식의 타당성을 검증하기 위하여, 기존 및 제안한 셀프 캐스코드들에 의하여 전류미러를 설계하였다. 모의실험은 Cadence 툴에 의하여 TSMC 0.18 ㎛ CMOS 공정을 사용하여 수행되었다. 모의실험 결과, 본 논문에서 제안한 방식으로 설계한 전류미러의 출력 전압에 대한 출력전류의 변동률이 20배 이상 향상되었다.
다국어 초록 (Multilingual Abstract)
In this paper, a design method of the new self-cascode structures using a dynamic threshold voltage MOSFET is proposed. For low-voltage and low-power consumption, the new self-cascode operates in a weak inversion region with a supply voltage of 500mV....
In this paper, a design method of the new self-cascode structures using a dynamic threshold voltage MOSFET is proposed. For low-voltage and low-power consumption, the new self-cascode operates in a weak inversion region with a supply voltage of 500mV. The proposed self-cascode structures have a much small chip area than conventional self-cascode structures and do not require DC bias voltage. Also, due to the characteristics of the dynamic threshold voltage MOSFET, the transconductance (output resistance) increases by 45% (163%) and 24% (80%) over a single MOSFET and conventional self-cascode, respectively. In order to verify the validity of the proposed design method, we design a current mirror using conventional and proposed self-cascodes. Simulations were performed using a TSMC 0.18 ㎛ CMOS process by Cadence tools. Simulation results show that the variation of the output current with respect to the output voltage of the current mirror by the proposed design method is improved more than 20 times.
목차 (Table of Contents)
참고문헌 (Reference)
1 C. Galup-Montoro, "Series-Parallel Association of FET's for High Gain and High Frequency Applications" 29 (29): 1094-1101, 1994
2 A. Mishra, "OTA and its application in LPF utilizing the bulk driven technique with various LV-LP topologies" 33 (33): 88-92, 2016
3 Daiguo Xu, "High DC gain self-cascode structure of OTA design with bandwidth enhancement" 52 (52): 740-742, 2016
4 F. Assaderaghi, "Dynamic threshold-voltage MOSFET (DTMOS) for ultra-low voltage VLSI" 44 (44): 414-422, 1997
5 K.-J Baek, "Analogue circuit design methodology using self-cascode structures" 49 (49): 591-592, 2013
6 Luis H. C. Ferreira, "An Ultra-Low-Voltage Ultra-Low-Power Weak Inversion Composite MOS Transistor: Concept and Applications" E85-A/B/C/D (E85-A/B/C/D): 1-6, 2002
7 Luis H. C. Ferreira, "An Ultra-Low-Voltage Ultra-Low-Power CMOS Miller OTA With Rail-to-Rail Input/Output Swing" 54 (54): 843-847, 2007
8 A. Shrivastava, "A 60 dB bulk-driven rail-to-rail input / output OTA" 139-143, 2016
9 I. Fujimori, "A 1.5 V, 4.1 mW dual-channel audio delta-sigma D/A converter" 33 (33): 1863-1870, 1998
10 A. Uygur, "0.4V OTA design using DTMOS transistors for EEG data processing" 33 (33): 1-4, 2013
1 C. Galup-Montoro, "Series-Parallel Association of FET's for High Gain and High Frequency Applications" 29 (29): 1094-1101, 1994
2 A. Mishra, "OTA and its application in LPF utilizing the bulk driven technique with various LV-LP topologies" 33 (33): 88-92, 2016
3 Daiguo Xu, "High DC gain self-cascode structure of OTA design with bandwidth enhancement" 52 (52): 740-742, 2016
4 F. Assaderaghi, "Dynamic threshold-voltage MOSFET (DTMOS) for ultra-low voltage VLSI" 44 (44): 414-422, 1997
5 K.-J Baek, "Analogue circuit design methodology using self-cascode structures" 49 (49): 591-592, 2013
6 Luis H. C. Ferreira, "An Ultra-Low-Voltage Ultra-Low-Power Weak Inversion Composite MOS Transistor: Concept and Applications" E85-A/B/C/D (E85-A/B/C/D): 1-6, 2002
7 Luis H. C. Ferreira, "An Ultra-Low-Voltage Ultra-Low-Power CMOS Miller OTA With Rail-to-Rail Input/Output Swing" 54 (54): 843-847, 2007
8 A. Shrivastava, "A 60 dB bulk-driven rail-to-rail input / output OTA" 139-143, 2016
9 I. Fujimori, "A 1.5 V, 4.1 mW dual-channel audio delta-sigma D/A converter" 33 (33): 1863-1870, 1998
10 A. Uygur, "0.4V OTA design using DTMOS transistors for EEG data processing" 33 (33): 1-4, 2013
FBMC-QAM 시스템에서의 부반송파 인덱스 변조 기법
위상 배열 추적 안테나 시스템의 추적 방법에 관한 연구
기계 학습 및 딥러닝 알고리즘을 사용한 스마트 수도미터 시스템에서의 물 사용량 데이터 분석
YOLO 검출기를 이용한 한자의 강건한 위치 검출을 위한 학습자료 자동 생성
학술지 이력
연월일 | 이력구분 | 이력상세 | 등재구분 |
---|---|---|---|
2023 | 평가예정 | 계속평가 신청대상 (등재유지) | |
2018-01-01 | 평가 | 우수등재학술지 선정 (계속평가) | |
2015-01-01 | 평가 | 등재학술지 유지 (등재유지) | |
2014-12-11 | 학술지명변경 | 외국어명 : journal of The Institute of Electronics Engineers of Korea -> Journal of the Institute of Electronics and Information Engineers | |
2014-01-21 | 학회명변경 | 영문명 : The Institute Of Electronics Engineers Of Korea -> The Institute of Electronics and Information Engineers | |
2011-01-01 | 평가 | 등재학술지 유지 (등재유지) | |
2009-01-01 | 평가 | 등재학술지 유지 (등재유지) | |
2007-01-01 | 평가 | 등재학술지 유지 (등재유지) | |
2005-10-17 | 학술지명변경 | 한글명 : 대한전자공학회 논문지 -> 전자공학회논문지 | |
2005-05-27 | 학술지등록 | 한글명 : 대한전자공학회 논문지외국어명 : journal of The Institute of Electronics Engineers of Korea | |
2005-01-01 | 평가 | 등재학술지 유지 (등재유지) | |
2002-07-01 | 평가 | 등재학술지 선정 (등재후보2차) | |
2000-01-01 | 평가 | 등재후보학술지 선정 (신규평가) |
학술지 인용정보
기준연도 | WOS-KCI 통합IF(2년) | KCIF(2년) | KCIF(3년) |
---|---|---|---|
2016 | 0.27 | 0.27 | 0.25 |
KCIF(4년) | KCIF(5년) | 중심성지수(3년) | 즉시성지수 |
0.22 | 0.19 | 0.427 | 0.09 |