고에너지 효율을 지향하는 재구성형 프로세서에 관한 연구

국문 초록 (Abstract)

본 논문에서는 고에너지 효율을 달성하기 위한 재구성형 프로세서를 다루며， 고에너지효율을 달
성하기 위한 여러 가지 기법을 제안한다. 관련 명령어 세트 구조를 고성능이 되도록 하는 구조와
Configuration Memory를 연산부에 바로 인접되도록 하는 구조， Program Memory 및 Data Memory 공간
을 2 Set로 하는 구조， 또한， 연결선을 최소화 하도록 하는 구조 동을 제안한다 이들을 130nm CMOS 공
정에 따른 칩 제작을 통하여 100 MHz에서 121MOPS/mW를 달성하였고， 90nm CMOS 공정에 따른 칩
제작을 통하여 135 MHz에서 563MOPS/mW를 달성하였다. 이를 MP3의 IMDCT 알고리즘과 MPEG4의
Deblocking Filter, H.264의 IDCT 블록에 대한 테스트를 완수함으로써 멀티미디어 분야에 적용할 수 있음
을 확인하였다.

목차 (Table of Contents)

• Ⅰ. Introduction 1
• Ⅱ. SoC Technology 2
• 2.1 Transition of SoC Technology 2
• 2.2 IP Technology 3
• 2.3 Roadmap of Semiconductor Technology 4
• Ⅲ. Energy Efficiency 4
• 3.1 Definition of Energy Efficiency 4
• Ⅳ. Reconfigurable Processor 5
• 4.1 Design, Fabrication, Testing of HEERP 5
• 4.2 Design, Fabrication, Testing of ASRP 7
• 4.3 Summary 7
• Ⅴ. Application Test of RP 8
• 5.1 Application Test of HEERP 8
• 5.2 Application Test of ASRP 8
• Ⅵ. Conclusions 9