RISS 검색 - 국내학술지논문 상세보기

국문 초록 (Abstract)

센서 시스템과 같은 저전력 설계를 요구하는 시스템에서 기존의 동기방식의 회로는 낮은 전압에서 지연(delay)이 급격히 증가하여 시스템의 전체 성능을 유지할 수 없을 뿐만 아니라, 공정, ...

센서 시스템과 같은 저전력 설계를 요구하는 시스템에서 기존의 동기방식의 회로는 낮은 전압에서 지연(delay)이 급격히 증가하여 시스템의 전체 성능을 유지할 수 없을 뿐만 아니라, 공정, 전압, 온도 변이(PVT variation), 노화 등에 크게 영향을 받아서 올바른 동작을 기대 할 수 없다. 따라서, 신뢰할 수 있는 초저전력 설계에서 비동기 회로가 스케일링 이슈를 해결할 수 있는 방법으로 최근 다시 고려되고 있다. 그러나, 디지털 시스템에서 동기회로를 NCL 회로로 모두 대체하는 것은 쉽지가 않기 때문에 동기회로와 비동기 회로 사이의 연결이 꼭 필요하다. 본 논문에서는 동기회로와 비동기 회로를 연결할 수 있는 새로운 설계방법을 보이고, 0.18um 공정 기술을 사용한 4x4 곱셈기를 사용해서 검증을 하였다.

다국어 초록 (Multilingual Abstract)

Conventional synchronous circuits in low power required systems such as sensor systems cannot only satisfy the timing requirement of the low voltage digital systems, but also they may generate wrong outputs under the influence of PVT variations and aging effects. Therefore, in the reliable ultra-low power design, asynchronous circuits have recently been reconsidered as a solution for scaling issues. However, it is not easy to totally replace synchronous circuits with asynchronous circuits in the digital systems, so the interfacing between the synchronous and asynchronous circuits is indispensable for the digital systems. This paper presents a new design for interfacing between asynchronous circuits and synchronous circuits, and the interface circuits are applied to a 4x4 multiplier logic designed using 0.11um technology.

목차 (Table of Contents)

요약
Abstract
1. 서론
2. NCL의 기본 동작
3. 동기와 비동기 회로 사이의 인터페이싱

요약
Abstract
1. 서론
2. NCL의 기본 동작
3. 동기와 비동기 회로 사이의 인터페이싱
4. 실험결과
5. 결론
References

참고문헌 (Reference)

1 홍우헌, "나노 MOSFET 공정에서의 초저전압 NCL 회로 설계" 한국산업정보학회 17 (17): 17-23, 2012

2 J. Spars., "Principles of Asynchronous Circuit Design : a System Perspective" Kluwer Academic Publishers 2001

3 김경기, "NCL 기반의 저전력 ALU 회로 설계 및 구현" 한국산업정보학회 18 (18): 59-65, 2013

4 M. Singh., "MOUSET-RAP : High-speed Transition-signaling Asynchronous Pipelines" 15 (15): 684-698, 2007

5 S. Schuster., "Low-power Synchronous-to-asynchronous-to-synchronous Interlocked Pipelined CMOS Circuits Operating at 3. 3-4. 5 GHz" 38 (38): 622-630, 2003

6 I. Sutherland., "Gasp; a Minimal FIFO Control" 46-53, 2001

7 Roig, "Formal Verification and Testing of Asynchronous Circuits" Universitat Politecnica de Catalunya 1997

8 J. Kessels., "Designing Asynchronous Standby Circuits for a Low-Power Pager" 87 (87): 257-267, 1999

9 L.S. Nielsen., "Designing Asynchronous Circuits for Low Power: an IFIR Filter Bank for a Digital Hearing Aid" 87 (87): 268-281, 1999

10 H. Van Gageldonk, "An Asynchronous Low-power 80c51 Microcontroller" 96-107, 1998