국립중앙도서관 "우편 복사 서비스"로 연결 됩니다.
ScienceON
DBpia
時分割 버스 구조를 갖는 멀티프로세서 시스템의 단점을 보완하기 위하여 각 PE의 로칼메모리를 다른 PE가 직접 액세스하는 것이 가능하도록 시스템 버스를 提案하였다. 이를 위하여 이중 입...
다국어 입력
あ
ぁ
か
が
さ
ざ
た
だ
な
は
ば
ぱ
ま
や
ゃ
ら
わ
ゎ
ん
い
ぃ
き
ぎ
し
じ
ち
ぢ
に
ひ
び
ぴ
み
り
う
ぅ
く
ぐ
す
ず
つ
づ
っ
ぬ
ふ
ぶ
ぷ
む
ゆ
ゅ
る
え
ぇ
け
げ
せ
ぜ
て
で
ね
へ
べ
ぺ
め
れ
お
ぉ
こ
ご
そ
ぞ
と
ど
の
ほ
ぼ
ぽ
も
よ
ょ
ろ
を
ア
ァ
カ
サ
ザ
タ
ダ
ナ
ハ
バ
パ
マ
ヤ
ャ
ラ
ワ
ヮ
ン
イ
ィ
キ
ギ
シ
ジ
チ
ヂ
ニ
ヒ
ビ
ピ
ミ
リ
ウ
ゥ
ク
グ
ス
ズ
ツ
ヅ
ッ
ヌ
フ
ブ
プ
ム
ユ
ュ
ル
エ
ェ
ケ
ゲ
セ
ゼ
テ
デ
ヘ
ベ
ペ
メ
レ
オ
ォ
コ
ゴ
ソ
ゾ
ト
ド
ノ
ホ
ボ
ポ
モ
ヨ
ョ
ロ
ヲ
―
http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
예시)
- 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
- 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
А
Б
В
Г
Д
Е
Ё
Ж
З
И
Й
К
Л
М
Н
О
П
Р
С
Т
У
Ф
Х
Ц
Ч
Ш
Щ
Ъ
Ы
Ь
Э
Ю
Я
а
б
в
г
д
е
ё
ж
з
и
й
к
л
м
н
о
п
р
с
т
у
ф
х
ц
ч
ш
щ
ъ
ы
ь
э
ю
я
′
″
℃
Å
￠
￡
￥
¤
℉
‰
＄
％
Ｆ
￦
㎕
㎖
㎗
ℓ
㎘
㏄
㎣
㎤
㎥
㎦
㎙
㎚
㎛
㎜
㎝
㎞
㎟
㎠
㎡
㎢
㏊
㎍
㎎
㎏
㏏
㎈
㎉
㏈
㎧
㎨
㎰
㎱
㎲
㎳
㎴
㎵
㎶
㎷
㎸
㎹
㎀
㎁
㎂
㎃
㎄
㎺
㎻
㎽
㎾
㎿
㎐
㎑
㎒
㎓
㎔
Ω
㏀
㏁
㎊
㎋
㎌
㏖
㏅
㎭
㎮
㎯
㏛
㎩
㎪
㎫
㎬
㏝
㏐
㏓
㏃
㏉
㏜
㏆
RISS 인기검색어
멀티프로세서 시스템 구성을 위한 시스템 버스의 설계 및 성능평가에 관한 연구 = A Study on the Design and the Performance Evaluation of System Bus for a MC 68000Based Multiprocessor System
한글로보기https://www.riss.kr/link?id=A106725647
- 저자
- 발행기관
- 학술지명
- 권호사항
-
발행연도
1990
-
작성언어
Korean
-
등재정보
KCI등재
-
자료형태
학술저널
- 발행기관 URL
-
수록면
88-97(10쪽)
- 제공처
- 소장기관
-
0
상세조회 -
0
다운로드
부가정보
국문 초록 (Abstract)
時分割 버스 구조를 갖는 멀티프로세서 시스템의 단점을 보완하기 위하여 각 PE의 로칼메모리를 다른 PE가 직접 액세스하는 것이 가능하도록 시스템 버스를 提案하였다. 이를 위하여 이중 입출 메모리 콘트롤러와 중재기를 설계하였으며 이를 이용한 멀티프로세서 시스템의 具現例를 보였다. 性能評價를 위하여 SPN에 의한 모델링과 부하율에 따른 processing power, 效率 및 시스템 버스의 이용율을 측정하였다.
時分割 버스 구조를 갖는 멀티프로세서 시스템의 단점을 보완하기 위하여 각 PE의 로칼메모리를 다른 PE가 직접 액세스하는 것이 가능하도록 시스템 버스를 提案하였다. 이를 위하여 이중 입출 메모리 콘트롤러와 중재기를 설계하였으며 이를 이용한 멀티프로세서 시스템의 具現例를 보였다. 性能評價를 위하여 SPN에 의한 모델링과 부하율에 따른 processing power, 效率 및 시스템 버스의 이용율을 측정하였다.
다국어 초록 (Multilingual Abstract)
In this paper, DPA bus is proposed for implementation of MC 68000 based tightly-coupled multiprocessor system. The DPMC and arbiter are designed that the local memory of each PE can accept memory request both from a local processor and from the system bus. The performance of the proposed system bus is evaluated by Stochastic Petri Net(SPN) system modeling. The processing power, the efficiency, and the utilization of system bus are simulated for various load factors.
In this paper, DPA bus is proposed for implementation of MC 68000 based tightly-coupled multiprocessor system. The DPMC and arbiter are designed that the local memory of each PE can accept memory request both from a local processor and from the syste...
In this paper, DPA bus is proposed for implementation of MC 68000 based tightly-coupled multiprocessor system. The DPMC and arbiter are designed that the local memory of each PE can accept memory request both from a local processor and from the system bus. The performance of the proposed system bus is evaluated by Stochastic Petri Net(SPN) system modeling. The processing power, the efficiency, and the utilization of system bus are simulated for various load factors.
동일학술지(권/호) 다른 논문
-
- 한국통신학회
- 고찬
- 1990
- KCI등재
-
- 한국통신학회
- 이창복
- 1990
- KCI등재
-
- 한국통신학회
- 신재호
- 1990
- KCI등재
-
ISDN D-채널 Access Protocol의 Delay 분석
- 한국통신학회
- 이구연
- 1990
- KCI등재
분석정보
이 자료와 함께 이용한 RISS 자료
나만을 위한 추천자료
