Si_(1-x)Ge_(x) alloy in-wire memory

다국어 초록 (Multilingual Abstract)

We have fabricated field effect transistors (FETs) by using high quality Si_(1-x)Ge_(x) alloy nanowires. To obtain stable contacts between Si_(1-x)Ge_(x) alloy nanowire and Ni/Au electrodes, we conducted rapid thermal annealing (RTA) of the samples at 400℃ or at 500℃ with N₂atmosphere. The behavior of the samples changed dramatically with annealing. When annealed at 400℃, Si_(1-x)Ge_(x) alloy FETs showed p-type gating effect and bias-dependent hysteresis regardless of the Ge contents. Highly reproducible, bias-induced hysteresis were observed. Devices annealed at 500℃ show either metallic conductance with a small resistance (~10kΩ) or infinite resistance. Metallic conductance from the device can be explained by the formation of metallic silicide nanowires, and confirmed by ultra-high resolution FE-SEM (UHR-FE-SEM) and electron diffraction analysis.

목차 (Table of Contents)

• 1. 서론 = 1
• 2. 연구배경 = 3
• 2-1. Si_(1-x)Ge_(x) 합금 특성 = 4
• 2-1-1. Si_(1-x)Ge_(x) 합금 밴드구조 = 5
• 2-1-2. Si_(1-x)Ge_(x) 합금의 동작 특성 = 6
• 2-2. Nisilicide = 7
• 2-2-1. Ni-germanosilicide 생성 온도 = 7
• 2-2-2. Ni-germanosilicide Mechanism = 8
• 2-3. 전계효과 트랜지스터 (Field effect transistor, FET) = 10
• 2-3-1. 이동도와 정공 농도 = 15
• 2-4. Memory = 18
• 3. 실험방법 = 23
• 3-1. Si_(1-x)Ge_(x) 합금 나노선 성장 = 25
• 3-1-1 Si 나노선 성장 = 25
• 3-1-2. Si_(1-x)Ge_(x) 합금 나노선 성장[42] = 26
• 3-1-3. Si_(1-x)Ge_(x)나노선의 구조[42] = 28
• 3-2. 전자빔 리소그래피를 이용한 나노선 소자 제작 = 30
• 3-3. 표면 유도 자기 조립과 포토리소그래피를 이용한 나노선 소자제작 = 31
• 3-4. 리소그래피 (Lithography) = 34
• 3-5. 식각 (etching) = 36
• 3-6. 금속 전극 제작 (Metalization) = 37
• 3-7. 열처리 (Annealing) = 39
• 4. 결과 및 분석 = 40
• 4-1. 열처리의 효과 = 40
• 4-2. 전기적 특성 = 45
• 4-2-1. Si_(1-x)Ge_(x) 합금 나노선의 전기적 특성 = 45
• 4-2-2. 표면 자기 조립 방법으로 제작한 소자의 특성과 dot array 방법과의 전기적 특성 비교 = 49
• 4-3. 메모리 효과 = 52
• 5. 결론 = 57
• 6. 참고문헌 = 58
• 7. 감사의 글 = 61