MIPI D-PHY를 위한 2-Gb/s SLVS 송신단

국문 초록 (Abstract)

고속 저전력 모바일 응용분야를 위한 1.8V 2-Gb/s scalable low voltage signaling (SLVS) 송신단을 제안한다. 제안하는 송신단은 데이터 전송을 위한 4-lane 송신단, 소스 동기 클록 방식을 위한 1-lane 송신단, 그리고 8-phase 클록 발생기로 구성된다. 제안하는 SLVS 송신단은 50 mV에서 650 mV의 출력 전압 범위를 가지며 고속 동작 모드와 저전력 모드를 제공한다. 또한, signal integrity를 개선하기 위한 출력 드라이버의 임피던스 교정 기법이 제안된다. 제안하는 SLVS 송신단은 1.8 V의 공급 전압을 가지는 0.18-μm 1-poly 6-metal CMOS 공정을 이용하여 구현된다. 구현된 SLVS 송신단의 데이터 jitter의 시뮬레이션 결과는 2-Gb/s의 데이터 전송속도에서 8.04 ps이다. 1-lane을 위한 SLVS 송신단의 면적과 전력소모는 각각 422 × 474μm2와 5.35 mW/Gb/s이다

다국어 초록 (Multilingual Abstract)

A 1.8V 2-Gb/s scalable low voltage signaling (SLVS) transmitter (TX) is designed for mobile applications requiring high speed and low power consumption. It consists of 4-lane TX for data transmission, 1-lane TX for a source synchronous clocking, and a 8-phase clock generator. The proposed SLVS TX has the scaling voltage swing from 50 mV to 650 mV and supports a high speed (HS) mode and a low power (LP) mode. An output impedance calibration scheme for the SVLS TX is proposed to improve the signal integrity. The proposed SLVS TX is implemented by using a 0.18-μm 1-poly 6-metal CMOS with a 1.8 V supply. The simulated data jitter of the implemented SLVS TX is about 8.04 ps at the data rate of 2-Gb/s. The area and power consumption of the 1-lane of the proposed SLVS TX are 422 × 474 μm2 and 5.35 mW/Gb/s, respectively.

목차 (Table of Contents)

• 요약
• Abstract
• 1. 서론
• 2. 제안하는 2-Gb/s SLVS 송신단
• 3. SLVS 송신단의 시뮬레이션 결과
• 4. 결론
• References

참고문헌 (Reference)

1 G. Balamurugan, "A scalable 5–15 Gbps, 14–75 mW low-power I/O transceiver in 65 nm CMOS" 43 (43): 1010-1019, 2008

2 B. Leibowitz, "A 4.3 GB/s Mobile Memory Interface With Power-Efficient Bandwidth Scaling" 45 (45): 889-898, 2010

3 K.-L. J. Wong, "A 27-mW 3.6-Gb/s I/O transceiver" 39 (39): 602-612, 2004

4 J. Poulton, "A 14-mW 6.25-Gb/s Transceiver in 90-nm CMOS" 42 (42): 2745-2757, 2007

5 A. Amirkhany, "A 12.8-Gb/s/link Tri-Modal Single-Ended Memory Interface for Graphics Applications" 232-233, 2011

6 K. Kaviani, "A 0.4mW/Gb/s 16Gb/s near-ground receiver front-end with replica transconductance termination calibration" 132-133, 2012