본 연구는 sacrificial atomic layer deposition (s-ALD)이라는 새로운 박막 성장 기술을 제안하며, 결정성 칼코게나이드 박막의 배향 제어와 전기적 특성 구현을 통해 상보형 박막 트랜지스터 (complementar...

http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
https://www.riss.kr/link?id=T17315166
서울 : 서울대학교 대학원, 2025
학위논문(박사) -- 서울대학교 대학원 , 재료공학부(하이브리드재료전공) , 2025. 8
2025
영어
620.11
서울
148 ; 26 cm
지도교수: 황철성
I804:11032-000000191197
0
상세조회0
다운로드본 연구는 sacrificial atomic layer deposition (s-ALD)이라는 새로운 박막 성장 기술을 제안하며, 결정성 칼코게나이드 박막의 배향 제어와 전기적 특성 구현을 통해 상보형 박막 트랜지스터 (complementar...
본 연구는 sacrificial atomic layer deposition (s-ALD)이라는 새로운 박막 성장 기술을 제안하며, 결정성 칼코게나이드 박막의 배향 제어와 전기적 특성 구현을 통해 상보형 박막 트랜지스터 (complementary TFT)의 모놀리식 집적을 목표로 한다. s-ALD의 핵심 개념은, GeTe와 같은 비정질 희생층을 성장시킨 후 반응성 전구체를 이용한 치환 반응을 통해 박막 전체에 걸쳐 위에서 아래로 순차적인 결정화를 유도하는 것이다.
이 방법은 먼저 2차원 층상구조 물질인 Sb2Te3에서 검증되었다. Sb2Te3는 Sb와 Ge의 치환 반응을 통해 vdW 면의 정렬이 유도되며, 표면에서 아래 방향으로 epitaxial-like 성장 메커니즘을 보인다. 반면, 1차원 나선형 구조의 Te의 경우, 동일한 s-ALD 치환 반응을 통해 c축이 수평 방향으로 정렬되며 in-plane 방향의 결정립이 형성된다. 이는 Te의 1D helical chain 구조에서 비롯되는 에너지적 선호 방향성 때문이다.
이러한 Te의 in-plane 성장을 이용하여 제작된 p-type Te TFT는 Ni 전극 위에서 자발적으로 형성된 semimetallic NiTe2 접촉층과 함께 우수한 전기적 성능을 보였다. 80 °C의 낮은 온도에서 46 μA/μm의 높은 전류, 40 cm2/V·s의 이동도, 1.0 kΩ·μm의 낮은 접촉 저항의 소자를 얻었다. 또한 n-type InOx TFT는 산소 유량 조절을 통해 산소 공공 및 캐리어 농도를 조절하여 enhancement-mode 특성을 구현하였고, p-TFT와 성능 정합이 가능하도록 설계되었다.
이러한 두 소자는 고유전율 금속 게이트 (HKMG) 및 Al2O3 절연층을 기반으로 수직 적층되어 모놀리식 3D 구조로 집적되었고, 제작된 p/n 인버터는 높은 게인과 작동 전압 조정 가능성을 보여주었다. 다만, p-type Te 채널에서 비롯된 히스테리시스는 향후 개선이 요구된다.
본 연구는 칼코게나이드 반도체의 결정 배향 및 접촉 인터페이스를 선택적으로 공정 제어할 수 있는 산업 호환형 방법으로서 s-ALD의 가능성을 입증하였으며, 향후 고밀도 모놀리식 3D 집적 논리회로 실현을 위한 기반을 마련하였다.
다국어 초록 (Multilingual Abstract)
This study proposes a novel sacrificial atomic layer deposition (s-ALD) technique for the formation of crystalline chalcogenide thin films with controlled orientation and electrical functionality, aiming at monolithic integration (M3D) of complementar...
This study proposes a novel sacrificial atomic layer deposition (s-ALD) technique for the formation of crystalline chalcogenide thin films with controlled orientation and electrical functionality, aiming at monolithic integration (M3D) of complementary thin-film transistors (c-TFTs). The key concept of s-ALD is to grow an amorphous sacrificial layer, such as a-GeTe, followed by its gradual substitution via chemisorption and conversion reactions using a reactive precursor—resulting in a top-to-down crystallization process across the entire film thickness.
This method was first validated using two-dimensional layered materials such as antimony telluride (Sb2Te3). In these materials, the substitution of Ge with Sb promotes lateral alignment of the van der Waals (vdW) planes parallel to the substrate, facilitating epitaxial-like out-of-plane growth from the surface downward. In contrast, for one-dimensional helical materials like tellurium (Te), the substitution reaction leads to preferential in-plane alignment of the c-axis. This anisotropic behavior originates from Te’s unique 1D helical chain structure, which energetically favors growth with chains parallel to the substrate.
Utilizing this growth behavior, p-type Te TFTs were fabricated with in-plane aligned Te channels and in-situ formed semimetallic NiTe2 contact layers. The devices exhibited exceptional electrical performance, including a high on-current density of 46 μA/μm, field-effect mobility of 40 cm2/V·s, and contact resistance as low as 1.0 kΩ·μm—all achieved at a low thermal budget of 80 °C. Meanwhile, n-type InOx TFTs were developed by controlling oxygen vacancies through deposition gas flow adjustment, enabling enhancement-mode operation and performance matching with p-type devices.
These two types of transistors were further integrated into monolithic 3D structures using high-k metal gate (HKMG) and Al2O3 interlayer dielectrics. The vertically stacked p/n inverters demonstrated full functionality, high gain, and scalable architecture, though hysteresis—mainly from the p-type Te channel—remains a challenge for future improvement.
This work establishes s-ALD as a versatile and industry-compatible method for selectively engineering crystalline orientation and contact interfaces in chalcogenide semiconductors, paving the way for future monolithic 3D logic integration.
목차 (Table of Contents)