본 논문은 나노시트 적층 상보형 전계효과 트랜지스터(FET)의 공정 파라미터를 인공 신경망(ANN)의 입력값으로 활용하여 기생 커패시턴스를 예측하는 방법을 제안합니다. 기생 저항과 커패시...

http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
https://www.riss.kr/link?id=T17387165
Seoul : Sungkyunkwan University, 2026
Thesis (M.A.) -- Sungkyunkwan University , Department of Semiconductor and Display Engineering , 2026. 2
2026
영어
서울
iii, 45 p. : ill.(chiefly col.), charts ; 30 cm
Advisor: Kee-Won Kwon, Jongwook Jeon
Includes bibliographical reference(p. 42-44)
I804:11040-000000190343
0
상세조회0
다운로드본 논문은 나노시트 적층 상보형 전계효과 트랜지스터(FET)의 공정 파라미터를 인공 신경망(ANN)의 입력값으로 활용하여 기생 커패시턴스를 예측하는 방법을 제안합니다. 기생 저항과 커패시...
본 논문은 나노시트 적층 상보형 전계효과 트랜지스터(FET)의 공정 파라미터를 인공 신경망(ANN)의 입력값으로 활용하여 기생 커패시턴스를 예측하는 방법을 제안합니다. 기생 저항과 커패시턴스는 우선 기술 컴퓨터 지원 설계(TCAD) 시뮬레이션을 통해 추출되며, 이 데이터를 기반으로 머신러닝(ML) 모델을 학습시켰습니다. 학습된 ANN은 TCAD 시뮬레이션 결과와 비교했을 때, 모든 사례에서 최대 오차 3% 이내의 정확도로 기생 커패시턴스를 예측하는 성능을 입증하였습니다. 또한, 제안된 ML 모델은 기존 TCAD의 필드 솔버 방식 대비 예측 속도가 414배 빠르다는 장점을 보였습니다. 이러한 접근법은 나노시트 적층형 보완 FET 설계에서 기생 저항과 커패시턴스를 보다 빠르고 정확하게 추정할 수 있는 유망한 대안으로 평가됩니다.
다국어 초록 (Multilingual Abstract)
In this paper, we present a method utilizing process parameters of nanosheet-stacked complementary field-effect transistors (FETs) as input for an artificial neural network (ANN) to predict parasitic capacitance. The parasitic capacitance was first ex...
In this paper, we present a method utilizing process parameters of nanosheet-stacked complementary field-effect transistors (FETs) as input for an artificial neural network (ANN) to predict parasitic capacitance. The parasitic capacitance was first extracted using technology computer-aided design (TCAD) simulations, and the resulting data was employed to train the machine learning (ML) model. The trained ANN demonstrated a high level of accuracy in predicting parasitic resistance and capacitance values, with the maximum error criterion of 3% being met in all cases compared to the simulation results. Moreover, the proposed ML model also significantly improved the prediction speed, achieving 414 times faster than the traditional field solver technique used for TCAD simulations. This approach offers a promising avenue for faster and accurate parasitic resistance and capacitance estimation in nanosheet-stacked complementary FET designs.
목차 (Table of Contents)
로그인하고 관련된 다양한 학술자료를 확인해 보세요.
로그인