마이크로전자회로

목차 (Table of Contents)

• 목차
• 지은이 머리말 = ⅴ
• 감사의 글 = ⅸ
• 옮긴이 머리말 = xi
• 01장 전자 회로의 소개 = 1
• 1.1 전자공학과 전자 회로 = 1
• 1.2 전자 시스템의 예시 = 2
• 1.2.1 휴대전화 = 2
• 1.2.2 디지털 카메라 = 5
• 1.2.3 아날로그와 디지털 = 8
• 02장 기초 반도체 물리 = 11
• 2.1 반도체 물질 및 성질 = 12
• 2.1.1 고체에서의 전하 캐리어 = 12
• 2.1.2 캐리어 밀도 변화 = 15
• 2.1.3 캐리어의 이동 = 18
• 2.2 pn 접합 = 27
• 2.2.1 평형 상태의 pn 접합 = 28
• 2.2.2 역방향 바이어스에서의 pn접합 = 34
• 2.2.3 순방향 바이어스에서의 접합 = 38
• 2.2.4 전류／전압 특성 = 42
• 2.3 역방향 절연 파괴 = 47
• 2.3.1 제너 항복 = 48
• 2.3.2 애벌런치 항복 = 48
• Problems = 50
• Spice Problems = 52
• 03장 다이오드 모델과 회로 = 53
• 3.1 이상적인 다이오드 = 53
• 3.1.1 처음의 생각 = 53
• 3.1.2 이상적인 다이오드 = 54
• 3.1.3 응용 예 = 60
• 3.2 다이오드로서의 pn 접합 = 65
• 3.3 추가예제 = 68
• 3.4 대신호와 소신호 동작 = 75
• 3.5 다이오드의 응용 = 84
• 3.5.1 반파 및 전파 정류기 = 84
• 3.5.2 전압 조절 = 99
• 3.5.3 한계 회로 = 101
• 3.5.4 배전압기 = 105
• 3.5.5 레벨 시프터와 스위치로서의 다이오드 = 111
• Problems = 114
• Spice Problems = 121
• 04장 바이폴라 트랜지스터 물리 = 123
• 4.1 일반적인 고찰 = 123
• 4.2 바이폴라 트랜지스터의 구조 = 125
• 4.3 능동 모드에서의 바이폴라 트랜지스터 동작 = 127
• 4.3.1 컬렉터 전류 = 129
• 4.3.2 베이스와 이미터 전류 = 134
• 4.4 바이폴라 트랜지스터의 모델과 특성 = 135
• 4.4.1 대신호 모델 = 135
• 4.4.2 전류／전압 특성 = 138
• 4.4.3 트랜스컨덕턴스의 개념 = 140
• 4.4.4 소신호 모델 = 143
• 4.4.5 얼리 효과 = 147
• 4.5 포화 모드에서의 바이폴라 트랜지스터 동작 = 153
• 4.6 pnp 트랜지스터 = 157
• 4.6.1 구조 및 동작 = 158
• 4.6.2 대신호 모델 = 158
• 4.6.3 소신호 모델 = 162
• Problems = 166
• Spice Problems = 172
• 05장 바이폴라 증폭기 = 175
• 5.1 일반적인 고찰 = 175
• 5.1.1 입력 및 출력 임피던스 = 176
• 5.1.2 바이어스 회로 = 181
• 5.1.3 직류 및 소신호 해석 = 182
• 5.2 동작점 해석 및 설계 = 184
• 5.2.1 간단한 바이어스 회로 = 185
• 5.2.2 저항 분할 바이어스 회로 = 188
• 5.2.3 이미터 축퇴를 사용한 바이어스 회로 = 192
• 5.2.4 자기 바이어스를 사용한 단 = 198
• 5.2.5 pnp 트랜지스터의 바이어스 회로 = 201
• 5.3 바이폴라 증폭기의 토플로지 = 205
• 5.3.1 공통 이미터 토폴로지 = 206
• 5.3.2 공통 베이스 토폴로지 = 207
• 5.3.3 이미터 폴로어 = 256
• Problems = 268
• Spice Problems = 280
• 06장 MOS 트랜지스터 물리 = 283
• 6.1 MOSFET의 구조 = 283
• 6.2 MOSFET의 동작 = 286
• 6.2.1 정성적 해석 = 287
• 6.2.2 I／V 특성의 유도 = 293
• 6.2.3 채널 길이 변조 = 305
• 6.2.4 MOS 트랜스컨덕턴스 = 307
• 6.2.5 속도 포화 = 309
• 6.2.6 다른 2차 효과들 = 310
• 6.3 MOS 소자의 모델 = 311
• 6.3.1 대신호 모델 = 311
• 6.3.2 소신호 모델 = 313
• 6.4 PMOS 트랜지스터 = 314
• 6.5 CMOS 공정 = 317
• 6.6 바이폴라와 MOS 소자의 비교 = 318
• Problems = 320
• Spice Problems = 326
• 07장 CMOS 증폭기 = 327
• 7.1 일반적인 고찰 = 327
• 7.1.1 MOS 증폭기 토폴로지 = 327
• 7.1.2 바이어싱 = 327
• 7.1.3 전류 소스의 구현 = 332
• 7.2 공통 소스 단 = 333
• 7.2.1 공통 소스 코어 = 333
• 7.2.2 전류 소스 부하를 갖는 공통 소스 단 = 337
• 7.2.3 다이오드 연결 부하를 갖는 공통 소스 단 = 338
• 7.2.4 축퇴된 공통 소스 단 = 340
• 7.2.5 바이어스된 공통 소스 코어 = 344
• 7.3 공통 게이트 단 = 346
• 7.3.1 바이어스된 CG 단 = 351
• 7.4 소스 폴로어 = 354
• 7.4.1 소스 폴로어 코어 = 354
• 7.4.2 바이어스된 소스 폴로어 = 357
• Problems = 360
• Spice Problems = 371
• 08장 블랙박스로서의 연산 증폭기 = 373
• 8.1 일반적인 고찰 = 374
• 8.2 연산증폭기 기반 회로 = 376
• 8.2.1 비반전 증폭기 = 376
• 8.2.2 반전 증폭기 = 379
• 8.2.3 적분기와 미분기 = 382
• 8.2.4 전압 가산기 = 390
• 8.3 비선형 기능 = 391
• 8.3.1 정밀 정류기 = 392
• 8.3.2 대수 증폭기 = 393
• 8.3.3 제곱근 증폭기 = 394
• 8.4 연산 증폭기의 비이상성 = 395
• 8.4.1 직류 오프셋 = 395
• 8.4.2 입력 바이어스 전류 = 399
• 8.4.3 속도 제한 = 403
• 8.4.4 유한한 입력과 출력 임피던스 = 408
• 8.5 설계 예제 = 410
• Problems = 413
• Spies Problems = 418
• 09장 캐스코드 단과 전표 거울 = 419
• 9.1 캐스코드 단 = 419
• 9.1.1 전류원으로서의 캐스코드 = 419
• 9.1.2 증폭기로서의 캐스코드 = 427
• 9.2 전류 거울 = 437
• 9.2.1 초기 생각 = 437
• 9.2.2 바이폴라 전류 거울 = 438
• 9.2.3 MOS 전류 거울 = 449
• Problems = 453
• Spice Problems = 462
• 10장 차동 증폭기 = 465
• 10.1 일반적인 고찰 = 465
• 10.1.1 초기의 사상 = 465
• 10.1.2 차동 신호 = 467
• 10.1.3 차동쌍 = 470
• 10.2 바이폴라 차동쌍 = 471
• 10.2.1 정성적 해석 = 471
• 10.2.2 대신호 해석 = 478
• 10.2.3 소신호 해석 = 483
• 10.3 MOS 차동쌍 = 491
• 10.3.1 정성적 분석 = 491
• 10.3.2 대신호 해석 = 496
• 10.3.3 소신호 해석 = 501
• 10.4 캐스코드 차동 증폭기 = 505
• 10.5 공통 모드 제거 = 509
• 10.6 눙동 부하를 가진 차동쌍 = 515
• 10.6.1 정성적 해석 = 515
• 10.6.2 정량적 해석 = 518
• Problems = 525
• Spice Problems = 535
• 11장 주파수 응답 = 537
• 11.1 기본 개념 = 537
• 11.1.1 일반적인 고려사항 = 537
• 11.1.2 전달 함수와 주파수 응답과의 관계 = 541
• 11.1.3 보데의 법칙 = 544
• 11.1.4 노드와 극점의 연관 = 545
• 11.1.5 밀러 이론 = 547
• 11.1.6 일반적인 주파수 응답 = 551
• 11.2 트랜지스터의 고주파 모델 = 554
• 11.2.1 바이폴라 트랜지스터의 고주파 모델 = 554
• 11.2.2 MOSFET의 고주파 모델 = 556
• 11.2.3 과도 주파수 = 558
• 11.3 분석 절차 = 560
• 11.4 공통 이미터 단과 공통 소스 단의 주파수 응답 = 561
• 11.4.1 저주파수 응답 = 561
• 11.4.2 고주파수 응답 = 562
• 11.4.3 밀러 이론의 이용 = 563
• 11.4.4 직접 해석 = 566
• 11.4.5 입력 임피던스 = 570
• 11.5 공통 베이스 단과 공통 게이트 단의 주파수 응답 = 570
• 11.5.1 저주파수 응답 = 570
• 11.5.2 고주파수 응답 = 571
• 11.6 폴로어의 주파수 응답 = 574
• 11.6.1 입출력 임피던스 = 578
• 11.7 캐스코드 단의 주파수 응답 = 582
• 11.7.1 입출력 임피던스 = 587
• 11.8 차동쌍의 주파수 응답 = 588
• 11.8.1 공통 모드 주파수 응답 = 589
• Problems = 592
• Spice Problems = 598
• 12장 귀환
• 12.1 일반적인 고찰 = 599
• 12.1.1 루프 이득 = 602
• 12.2 부귀환의 성질 = 604
• 12.2.1 이득 둔감화 = 604
• 12.2.2 대역폭 확장 = 606
• 12.2.3 I／O 임피던스의 변화 = 609
• 12.2.4 선형성 개선 = 612
• 12.3 증폭기 형태 = 613
• 12.3.1 간단한 증폭기 모델 = 614
• 12.3.2 증폭기 형태의 예 = 615
• 12.4 감지 및 반송 기술 = 617
• 12.5 귀환의 극성 = 621
• 12.6 귀환 토폴로지 = 623
• 12.6.1 전압-전압 귀환 = 623
• 12.6.2 전압-전류 귀환 = 628
• 12.6.3 전류-전압 귀환 = 632
• 12.6.4 전류-전류 귀환 = 638
• 12.7 비이상적인 I／O 임피던스의 영향 = 641
• 12.7.1 I／O 효과의 포함 = 643
• 12.8 귀환 시스템의 안정성 = 657
• 12.8.1 보데의 법칙 복습 = 657
• 12.8.2 불안정성 문제 = 659
• 12.8.3 안정 조건 = 662
• 12.8.4 위상 마진 = 666
• 12.8.5 주파수 보상 = 668
• 12.8.6 밀러 보상 = 671
• Problems = 674
• Spice Problems = 684
• 13장 발진기 = 685
• 13.1 일반적인 고찰 = 685
• 13.2 링 발진기 = 689
• 13.3 LC 발진기 = 693
• 13.3.1 병렬 LC 탱크들 = 693
• 13.3.2 교차 결합 발진기 = 697
• 13.3.3 콜피츠 발진기 = 700
• 13.4 위상 시프트 발진기 = 703
• 13.5 빈 브리지 발진기 = 707
• 13.6 수정 발진기 = 708
• 13.6.1 수정 모델 = 709
• 13.6.2 음의 저항 회로 = 711
• 13.6.3 수정 발진기 구현 = 713
• Problems = 717
• Spice Problems = 720
• 14장 출력단 및 전력 증폭기 = 723
• 14.1 일반적인 고찰 = 723
• 14.2 전력 증폭기로서의 이미터 폴로어 = 725
• 14.3 푸시풀 단 = 728
• 14.4 개선된 푸시풀 단 = 731
• 14.4.1 교차 왜곡의 완화 = 731
• 14.4.2 CE 단의 추가 = 735
• 14.5 대신호에 대한 고려 = 739
• 14.5.1 바이어스에 관한 이슈 = 740
• 14.5.2 pnp 전력 트랜지스터의 제거 = 741
• 14.5.3 고충실도 설계 = 744
• 14.6 단락 보호 = 745
• 14.7 열 소모 = 746
• 14.7.1 이미터 폴로어의 전력 등급 = 746
• 14.7.2 푸시풀 단의 전력 등급 = 747
• 14.7.3 열 폭주 = 749
• 14.8 효율 = 751
• 14.8.1 이미터 폴로어의 효율 = 751
• 14.8.2 푸시풀 단의 효율 = 753
• 14.9 전력 증폭기의 등급 = 754
• Problems = 756
• Spice Problems = 760
• 15장 아날로그 필터 = 761
• 15.1 일반적인 고찰 = 761
• 15.1.1 필터 특성 = 762
• 15.1.2 필터의 분류 = 763
• 15.1.3 필터의 전달 함수 = 767
• 15.1.4 감도의 문제 = 770
• 15.2 1차 필터 = 772
• 15.3 2차 필터 = 775
• 15.3.1 특별한 경우 = 776
• 15.3.2 RLC 구현 = 779
• 15.4 능동 필터 = 785
• 15.4.1 살렌과 키 필터 = 786
• 15.4.2 적분기 기반 바이쿼드 = 792
• 15.4.3 흉내낸 인덕터를 사용하는 바이쿼드 = 796
• 15.5 필터 응답의 근사 = 803
• 15.5.1 버터워스 응답 = 803
• 15.5.2 체비셰프 응답 = 808
• Problems = 815
• Spice Problems = 819
• 16장 디지털 CMOS 회로 = 821
• 16.1 일반적인 고찰 = 821
• 16.1.1 게이트의 정적 특성 = 822
• 16.1.2 게이트의 동적 특성 = 830
• 16.1.3 전력-속도 상층 = 834
• 16.2 CMOS 인버터 = 836
• 16.2.1 초기 생각 = 836
• 16.2.2 전압 전달 특성 = 838
• 16.2.3 동적 특성 = 845
• 16.2.4 전력 소모 = 851
• 16.3 CMOS NOR 및 NAND 게이트 = 856
• 16.3.1 NOR 게이트 = 856
• 16.3.2 NAND 게이트 = 859
• Problems = 862
• Spice Problems = 866
• 17장 CMOS 증폭기 = 869
• 17.1 일반적인 고찰 = 869
• 17.1.1 입출력 임피던스 = 870
• 17.1.2 바이어스 = 875
• 17.1.3 직류 및 소신호 분석 = 875
• 17.2 동작점 분석 및 설계 = 877
• 17.2.1 간단한 바이어스 = 879
• 17.2.2 소스 축퇴의 바이어스 = 881
• 17.2.3 자기 바이어스 단 = 884
• 17.2.4 PMOS 트랜지스터의 바이어스 = 886
• 17.2.5 전류원의 구현 = 887
• 17.3 CMOS 증폭기 토폴로지 = 888
• 17.4 공통 소스 토폴로지 = 889
• 17.4.1 전류원 부하를 가진 CS 단 = 895
• 17.4.2 다이오드가 연결된 부하를 가진 CS 단 = 896
• 17.4.3 소스 축퇴를 가진 CS 단 = 897
• 17.4.4 공통 게이트 토폴로지 = 911
• 17.4.5 소스 폴로어 = 923
• Problems = 931
• Spice Problems = 941
• 부록 A 스파이스의 소개 = 943
• 찾아보기 = 965