RISS 학술연구정보서비스

검색
다국어 입력

http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.

변환된 중국어를 복사하여 사용하시면 됩니다.

예시)
  • 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
  • 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
닫기
    인기검색어 순위 펼치기

    RISS 인기검색어

      MMU와 캐시 메모리를 위한 공유 태그 구조 = Shared Tag Architecture for MMU and Cache Memory

      한글로보기

      https://www.riss.kr/link?id=E689817

      • 0

        상세조회
      • 0

        다운로드
      서지정보 열기
      • 내보내기
      • 내책장담기
      • 공유하기
      • 오류접수

      부가정보

      국문 초록 (Abstract)

      본 연구에서는 TLB와 캐시 메모리를 위해 사용하던 TLB 가상 메모리와 캐시 태그 메모리를 각각 공유 태그 메모리와 인덱스 태그 메모리로 바꾸어 동작 속도 및 면적 두 가지 면에서 모두 큰 ...

      본 연구에서는 TLB와 캐시 메모리를 위해 사용하던 TLB 가상 메모리와 캐시 태그 메모리를 각각 공유 태그 메모리와 인덱스 태그 메모리로 바꾸어 동작 속도 및 면적 두 가지 면에서 모두 큰 이득을 볼 수 있게 하는 공유 태그 구조를 제안하였다. 공유 태그 케모리는 기존과는 다르게 TLB와 캐시가 모두 사용할 수 있도록 하였으며 이에 따라 캐시태그 메모리로 사용되는 인텍스 태그 메모리의 크기는 자연히 줄어들 수 있도록 하였다. 이 공유 태그 구조는 가상 주소와 실제 주소 영역이 커질 수록 더욱 큰 이득을 얻을 수 있느 구조이며, 다양한 종류의 TLB와 실제 주소를 사용하는 캐시에 적용할 수 있다. 또한 이 구조는 단일 프로세서를 위한 메모리 시스템에서는 물론이고 다중 프로세서에서의 동작을 위하여 스누프를 효과적으로 지원하도록 하면서 면적을 줄일 수 있도록 고안되었다.

      더보기

      목차 (Table of Contents)

      • 초록문
      • 제1장 서론
      • 제2장 공유 태그 구조
      • 제3장 공유 태그 구조의 캐시 미스율 평가
      • 제4장 동작 사이클 시간 및 칩 면적 분석
      • 초록문
      • 제1장 서론
      • 제2장 공유 태그 구조
      • 제3장 공유 태그 구조의 캐시 미스율 평가
      • 제4장 동작 사이클 시간 및 칩 면적 분석
      • 제5장 공유 태그 메모리의 다중프로세서로의 적용
      • 제6장 결론
      • 부록
      더보기

      분석정보

      View

      상세정보조회

      0

      Usage

      원문다운로드

      0

      대출신청

      0

      복사신청

      0

      EDDS신청

      0

      동일 주제 내 활용도 TOP

      더보기

      이 자료와 함께 이용한 RISS 자료

      나만을 위한 추천자료

      해외이동버튼