모바일 DTV를 위한 Viterbi Decoder 설계

국문 초록 (Abstract)

다양한 Mobile DTV 시스템에서 신뢰성있는 데이터전송을 위해 오류 정정 부호가 요구된다. 오류 정정 부호는 기존의 data에 redundancy data를 첨가하여 오류를 정정할 수 있다. 그 중 Convolution Encoder의 가장 강력한 decoding 방법으로 알려진 Viterbi Algorithm을 이용한 Viterbi Decoder가 많이 사용되고 있다.
제안된 Viterbi Decoder 구조는 Depuncturing Unit, BMU(Branch Metric Unit), ACSU(Add Compare Select Unit), TBU(Trace Back Unit), State ROM으로 이루어졌으며, constraint length K=7, encoder generator polynomial (171, 133)8, code rate는 Depuncturing Unit을 이용하여 1/2, 2/3, 3/4, 5/6, 7/8을 지원한다.
BMU는 combinational logic이 아닌 ROM을 참조하는 구조이며, ACSU를 병렬처리하여 지연을 최소화 하였다. TBU는 ACSU에서 선택된 survivor path를 State ROM에 저장된 state와 output을 참조하여 decoding하는 구조이며, Trace Back Depth가 35인 Viterbi Decoder를 Verilog HDL을 이용하여 설계하였다. 설계된 Decoder는 VIRTEX-4를 target device로 했을 때 2354개의 Slice와 3111개의 Slice Flip Flop과 3355개의 4-input LUT를 갖고, 약 125MHz의 최대 동작주파수를 갖는다.

다국어 초록 (Multilingual Abstract)

Error correction codes are demanded in various mobile DTV systems for reliable data transmission. The error correction codes add redundancy data to original data to correct errors. Since the Viterbi algorithm is known as a powerful method to decode convolutional codes, a Viterbi decoder has been widely used.
The proposed Viterbi decoder consists of depuncturing units, BMUs(Branch Metric Units), ACSUs(Add Compare Select Units), TBUs(Trace Back Units), and State ROMs. In this design, constraint length is K=7, and trace back depth(TBD) is 35. The encoder generator polynomial is (171, 133)8. The depuncturing unit supports code rates of 1/2, 2/3, 3/4, 5/6 and 7/8.
The BMUs use ROMs rather than combinational logics. We adopted parallel processing for the ACSUs to reduce delay. The TBUs refer to states and outputs stored in the state ROMs with survivor path chosen in the ACSUs.
We designed the proposed Viterbi decoder with Verilog HDL. The designed decoder has 2534 slices, 3111 slice flip-flops and 3355 4-input LUTs using VIRTEX-4 as a target device. The maximum operating frequency is about 125MHz.

목차 (Table of Contents)

• 國文抄錄 = ⅴ
• ABSTRACT = ⅵ
• 제 1 장 서론 = 1
• 제 2 장 Viterbi Algorithm = 4
• 2.1 Convolution Encoding = 4
• 2.2 Maximum Likelihood Decoding = 9
• 2.3 Hard Decision과 Soft Decision = 10
• 2.4 Viterbi Decoding = 11
• 제 3 장 Viterbi Decoder 설계 = 15
• 3.1 Viterbi Decoder 구조 = 15
• 3.2 Viterbi Decoder 단위 블록 설계 = 16
• 3.2.1 Depuncturing Unit = 16
• 3.2.2 Branch Metric Unit = 18
• 3.2.3 Add Compare Select Unit = 20
• 3.2.4 Trace Back Unit = 22
• 3.2.5 State ROM = 24
• 제 4 장 Simulation 및 합성 결과 = 25
• 4.1 Block Simulation = 25
• 4.1.1 Depuncturing Unit = 25
• 4.1.2 Branch Metric Unit = 28
• 4.1.3 Add Compare Select Unit = 28
• 4.1.4 Trace Back Unit = 29
• 4.2 Viterbi Decoder Simulation = 30
• 4.3 합성 결과 = 33
• 제 5 장 결론 = 34
• 참고문헌 = 35
• 부록(Source Code) = 37