Design methodology for thermal management of BGR in PMICs by using electro-thermal simulations

Kim, Taewoong Sungkyunkwan University 2023 국내박사

본 논문에서는 실제 모바일에서 CMOS 이미지 센서(CIS)를 탑재한 카메라 모듈을 지원하는 PMIC (power management integrated circuit)의 power transistor에 의해 발생하는 thermal gradient를 해석하기 위한 electro-thermal 시뮬레이션을 통한 설계 방법론에 대해 설명하였다. 다양한 전압을 공급하기 위해 PMIC는 하나의 chip안에 여러 개의 DC-DC converter 및 LDO (low drop-out)같은 변환 회로를 포함하고 있다. PMIC의 크기는 줄어들고 있지만 모바일 기기의 전력 수요는 계속해서 증가하고 있다. 전력 밀도가 높아질수록 PMIC 내부의 발열 문제가 심각해짐에 따라서, thermal effect에 의한 성능 저하도 중요하게 고려되어야 한다. 설계시에 주어진 동작 전력 조건에 대한 온도 분포와 IC에 대한 온도 영향을 예측할 수 있어야 한다. 즉, electro-thermal 시뮬레이션에 대한 필요성이 점점 중요해지고 있다. IC의 특성 평가를 통하여 기준 전압 회로 (bandgap reference, BGR) 출력의 저하로 인해 모바일 장치의 PMIC 및 애플리케이션 시스템 작동이 심각하게 문제가 발생하는 현상을 볼 수 있다. 본 논문은 PMIC에서 발생한 열이 내부 IP인 LDO의 성능에 미치는 영향을 분석하였다. 또한, 발열원인 power transistor를 모델링하여 시뮬레이션 검증을 통해 회로를 분석하고 PMIC의 동작 시나리오에 대한 소비전력에 따른 발열량과 온도를 예측하였다. 해석을 통해 thermal effect이 확산되는 thermal 분포를 확인하고, 시뮬레이션을 통해 thermal gradient의 경향을 미리 예측하였다. 분석에 필요한 시간이 너무 길기 때문에 ROM (reduced order model) 형태로 만들어 분석을 진행할 수 있는 방법론적 가능성을 제시하였다. IC 설계 단계에서 thermal 시뮬레이션을 통해 반영할 수 있는 설계 방법론을 제시하였다. PMIC에서 특성 열화 발생에 대한 회로 분석을 바탕으로 기준 전압 회로의 메인 트랜지스터에 대한 레이아웃 구조를 최적화하여 thermal gradient에 의한 특성 열화를 개선하였다. 본 연구에서는 기존의 thermal 분석에서 적용하지 않았던 IC의 GDS 파일을 이용하여 단순화된 GDS를 구성하였고, 이를 통하여 발생된 열에 의한 온도 분포를 시뮬레이션 하였다. PMIC에서 thermal effect을 고려한 설계의 중요성 및 정합성은, 설계된 IC에서 레이아웃 구조에 따라 thermal gradient에 의해 IC가 어떻게 영향을 받을 수 있는지 시뮬레이션 결과와 실리콘으로 구현된 chip을 측정한 결과를 통하여 설명하였다. IC는 130nm BCD공정으로 제작되었다. 회로 설계 및 전기적 특성을 위한 시뮬레이션은 Cadence의 시뮬레이터를 사용하여 수행하였으며, Thermal 모델링 및 시뮬레이션은 실리콘에서 열의 전도, 대류 및 공기 중의 복사의 영향을 반영할 수 있는 ANSYS 시뮬레이터를 기반으로 수행되었다. 주제어: power management integrated circuit (PMIC), low-dropout (LDO) regulator, CMOS image sensor (CIS), thermal gradient, simplified GDS In this thesis, we will describe the design methodology for thermal simulation to analyze the thermal gradient caused by its power transistor of the PMIC (power management integrated circuit) that supports the camera module equipped with the CMOS image sensor (CIS) in the actual mobile device. Due to the supply voltage requirements of multiple levels of mobile phones, the modern power management ICs can contain many DC-DC converters and linear regulators such as low dropout (LDO) regulators on a single die. While the size of the power management unit (PMU) is decreasing, the power demand of mobile phones continues to grow. As the power density increases, the problem of heat generation inside the PMIC is getting more serious, and performance degradation due to heat is also considered important. In both cases, the designer must be able to predict the temperature distribution for a given operating power condition, followed by the temperature effects on the power electronics. In other words, you need to run a joint electro-thermal simulation. In the design of ICs, degradation of the bandgap reference (BGR) output can seriously disrupt the operation of the PMIC and application system on mobile devices. This thesis analyzes the effect of heat inside the PMIC on the performance of the LDO. In addition, with a power transistor as a heating source, the circuit will be analyzed through simulation verification to predict the amount of heat and temperature according to power consumption during regulation operation. Through the analysis, it is possible to check the thermal distribution with which the thermal effect spreads and to predict the trend of the thermal gradient in advance through simulation. Since the analysis time is too long, we will present the methodological possibility of proceeding with the analysis by making the linear time invariant (LTI) or linear time variant (LTV) type of reduced order model (ROM) form. We will present a design methodology that can be reflected through thermal simulation in the IC design stage. Based on the understanding of the problem, we optimize the main transistor layout structure of the BGR circuit to improve the thermal effect. In this work, simplified GDS (graphic design system) file was constructed using the GDS file designed by the IC designers, and the temperature distribution due to the generated heat was simulated. In addition, the importance of thermal aware design in the PMIC will be explained through the simulation check how the IC can be affected by the thermal gradient according to the layout structure in the designed IC, and the measurement result by implementing it in silicon. The IC was fabricated using the 130nm technology. Thermal modeling and simulation were conducted based on ANSYS tools which can take into account the heat conduction of silicon, heat convection and heat radiation in air. Electrical simulations were performed based on Cadence's. Keywords: power management integrated circuit (PMIC), low-dropout (LDO) regulator, CMOS image sensor (CIS), thermal gradient, simplified GDS

Power Management for Energy-Efficient Computing Environments in Data Centers

Ki-Dong Kang DGIST 2022 국내박사

오늘 날 데이터센터의 증가하는 총 소유 비용(Total Cost of Ownership) 중, 높은 비중을 차지하는 에너지 소모량을 줄이기 위해 많은 연구가 진행되고 있다. 프로세서는 서버의 구성 요소들 중 에너지 소모량이 큰 하드웨어이기 때문에, 프로세서의 동적 전압 및 주파수 조절(Dynamic Voltage and Frequency Scaling)과 같은 전력 관리 기법은 데이터센터의 총 소유 비용을 줄이는데 핵심적인 역할을 한다. 리눅스 운영체제는 이러한 전력 관리 기법을 활용하기 위한 정책(i.e., governor)을 제공하고 있지만, 이들은 데이터센터 환경에서 동작하는 애플리케이션들의 특성을 고려하지 못하기 때문에, 차선의 전압 및 주파수를 설정한다. 이는 애플리케이션의 성능 저하 혹은 에너지 비효율성을 유발하고, 결과적으로 데이터센터 유지 비용의 증가 혹은 고객의 SLO(Service Level Objective) 위반을 야기한다. 이러한 문제를 해결하기 위해, 본 학위 논문에서는 먼저 네트워크 패킷 처리 상태를 활용하여 지연 시간에 민감한 애플리케이션의 SLO를 지키면서 서버의 에너지 효율성을 향상시키는 전력 관리 정책인 NMAP을 제안한다. NMAP은 리눅스의 네트워크 패킷 처리 인터페이스인 NAPI에 있는 인터럽트(interrupt) 모드와 폴링(polling) 모드에서 처리된 패킷의 비율을 활용하여 전압 및 주파수를 결정한다. 높은 네트워크 부하를 나타내는 폴링 모드에서 처리된 패킷이 증가하면 높은 전압 및 주파수를 설정하는 반면, 낮은 네트워크 부하를 나타내는 인터럽트 모드에서 처리된 패킷이 증가하면 낮은 전압 및 주파수를 설정하여 에너지 소모량을 줄인다. 실험에서 NMAP은 애플리케이션들의 SLO 위반 없이 기존 전력 관리 정책 및 최신 전력 관리 연구들과 비교하여 에너지 소모량을 상당히 줄일 수 있음을 보여준다. 두 번째로 본 학위 논문에서는 가상화 환경에서 가상 머신 단위의 전력 관리를 제공하는 기법인 VIP를 제안한다. 기존 하이퍼바이저 기반 가상화 환경은 코어 단위의 전력 관리를 활용하지만, 특징이 서로 상이한 가상 머신이 하나의 코어에 스케줄링되면 이를 고려하지 못하고 차선의 전압 및 주파수를 설정하여 성능 및 에너지 효율성이 저하될 수 있다. 제안된 VIP에서는 가상 머신이 가상의 전압 및 주파수 상태를 관리하며, 가상 머신이 코어에 스케줄링 될 때 가상의 전압 및 주파수를 실제 코어에 반영한다. 추가적으로, VIP는 하이퍼바이저의 가상 머신 스케줄링 상태에 따라 선택적으로 가상의 전압 및 주파수를 실제 코어에 반영하는 정책을 포함한다. 우리의 실험 환경에서 VIP는 기존 코어 단위의 전력 관리 정책과 비교하여 가상 머신들의 성능 및 에너지 효율성을 크게 개선하는 것을 보여준다. 세 번째로 본 학위 논문에서는 프로세서 코어의 동적 전압 및 주파수 조절과 프로세서의 언코어 영역에 대한 전압 및 주파수를 함께 조절하는 정책인 CoScale을 제안한다. 언코어 영역의 전압 및 주파수 조절에 따른 성능 영향은 애플리케이션마다 다르며, 설정할 수 있는 코어 및 언코어의 전압 및 주파수 정보가 너무 많기 때문에 여러 애플리케이션이 하나의 프로세서에 스케줄링된 상황에서 사전 정보 없이 최적의 코어 및 언코어를 위한 전압 및 주파수 조합을 찾는 것은 어려운 문제이다. CoScale은 베이지안 최적화(Bayesian Optimization)를 활용하여 애플리케이션에 대한 사전 정보 없이 온라인으로 코어 및 언코어 영역에 대한 최적의 전압 및 주파수 설정을 탐색한다. 우리의 실험 환경에서 제안하는 CoScale은 기존 Intel 프로세서 및 최신 언코어 전압 및 주파수 조절 연구와 비교하여 제한된 파워 예산 내에서 상당한 성능 향상을 보여준다. These days, there are many studies to reduce energy consumption, which accounts for a high pro-portion of the increasing Total Cost of Ownership (TCO) of data centers. Since the processor is hard-ware that consumes a lot of energy among the components of the server, the processor's power manage-ment techniques such as Dynamic Voltage and Frequency Scaling (DVFS) play a crucial role in reducing the TCO of the data center. Although the Linux OS provides a policy (i.e., governor) for utilizing such a power management technique, they set a suboptimal voltage and frequency state (V/F state) since they do not take into account the characteristics of applications operating in a data center environment. This causes application performance degradation or energy inefficiency, which in turn leads to an increase in TCO of the data center or a violation of a customer's Service Level Objective (SLO). To solve the problem, this thesis first proposes NMAP, a power management policy that improves the energy efficiency of the server while satisfying the SLO of latency-sensitive applications by utiliz-ing the network packet processing status. NMAP determines the V/F state by utilizing the ratio of pack-ets processed in the interrupt mode and polling mode in NAPI, a network packet processing interface of Linux. NMAP sets high V/F state when processed packets increase in polling mode indicating high net-work load while it reduces energy consumption by setting a low V/F state when the number of packets processed in the interrupt mode indicating a low network load increases. In evaluation, we show that NMAP can significantly reduce energy consumption compared to conventional power management pol-icies and state-of-the-art DVFS without violating the SLO of applications. Second, this thesis proposes VIP, a technique that provides per-Virtual Machine (VM) power management in a virtualized environment. Existing hypervisor-based virtualization environments utilize per-core power management, but, when VMs with different characteristics are scheduled on one core, performance and energy efficiency can be degraded by setting sub-optimal voltages and frequencies without considering the VMs. In VIP, the VM manages the virtual V/F state, and when the VM is sched-uled to the core, the virtual V/F state are reflected in the real core. Additionally, VIP includes a policy of selectively reflecting the virtual V/F state to the real core according to the virtual machine scheduling status of the hypervisor. In our experimental environment, VIP shows a significant improvement in the performance and energy efficiency of virtual machines compared to the existing per-core power man-agement policy. Third, this thesis proposes CoScale, a policy that adjusts the DVFS of the processor core and the V/F state of the uncore region of the processor simultaneously. Since the performance impact of V/F adjustments in the uncore region varies depending on the application and the number of voltages and frequencies of cores/uncores that can be set is too large, it is difficult to find the optimal V/F combina-tion for core and uncore without prior information in a situation where multiple applications are sched-uled on one processor. CoScale utilizes Bayesian Optimization to find optimal V/F settings for core and uncore domains online without prior knowledge of the application. In our experimental environment, the proposed CoScale shows significant performance improvement within a limited power budget com-pared to the existing Intel processor and state-of-the-art uncore V/F scaling.

저전력 클러스터 시스템을 위한 정책 기반 전력 관리 기법에 관한 연구

김선욱 고려대학교 대학원 2011 국내박사

There are various techniques for reducing power consumption of service platforms on a cluster system. However, such techniques are for managing the power of hardware resources within a single service platform. Therefore, it is difficult to support efficient power management for a cluster system in a data center which is widely used by internet portals. Power management mechanisms can affect other aspects of system behaviors such as performance and availability. For example, in case of performing power control of a single service platform using DVFS, performance of some workloads degrades proportional to CPU frequency reduction, while other workloads are largely unaffected. In case of using ACPI, service platforms constituting the cluster system often go down or go to sleep. Therefore, it frequently occurs that services are not smoothly provided when there are many service requests. Moreover, as the complexity of a monitoring system increases, the cost for managing the system becomes high. For these reasons, power cannot be managed independently. In this dissertation, we are concerned with a policy based power management scheme for energy efficient cluster systems. The main contributions of this dissertation are summarized as follows. First, we survey the function and the method of the policy based power management which has been applied to many data centers and cluster systems. Also, the power control and platform management techniques for service platforms in order to configure a cluster system are surveyed. Second, we propose the policy based power management techniques which are capable of reducing power consumption in an entire cluster system. The action state is controlled based on the utilization of service platforms constituting a cluster system without degrading of the performance. To validate the proposed policy-based dynamic power management techniques, we implement them on an actual cluster system for web-services, where service platforms support all the power management techniques. Also, we compare and analyze the power reduction with the policy-based power management and without the cluster system. Third, we propose the power modeling of service platform which is used to predict the power consumption of a service platform. We compare the measured power consumption and the predicted power consumption of a service platform during an ftp service. Using the comparison results, we analyze the accuracy of the power modeling and determine whether it can forecast the total power consumption of a cluster system or not. Forth, we propose the optimal threshold of working speed which is used to determine the CPU frequency for service platform level power management. To determine the optimal threshold of working speed, we compare the power consumption of a service platform while changing the threshold. Using the comparison results, we suggest the optimal DPM(Dynamic Power Management) techniques and the threshold of working speed for a high-performance, energy efficient cluster system. Power consumption is now a major area of concern for designing a high performance cluster system. The dynamic power management techniques for reducing the power consumption based on a single service platform are considered to achieve not only for high performance but for energy efficiency in a cluster system. In selecting the policy based dynamic power management technique for the design of a high-performance and energy efficient cluster system, we expect that our result in this dissertation becomes a useful criterion. 클러스터 시스템을 구성하는 서비스 플랫폼에 대한 전력 사용량을 감소시키는 여러 가지 기술들이 존재하지만, 이런 기술들은 단일 서비스 플랫폼내 하드웨어 리소스들의 전원을 관리하는 기술들이며, 현재 데이터 센터를 이용하는 많은 인터넷 포털 업체에서 주로 사용하는 클러스터 시스템 차원에서의 효과적인 전력 관리는 지원하지 못한다. 전력 관리 메커니즘은 성능과 효용성과 같은 시스템 특성에 영향을 줄 수 있다. 예를 들면, DVFS(Dynamic Voltage & Frequency Scaling)를 이용하여 단일 서비스 플랫폼의 전력 제어를 수행하는 경우, DVFS 제어에 의한 CPU 주파수 감소에 따라서 어떤 태스크는 이에 비례하여 성능이 저하되는 반면에, 어떤 태스크는 이에 크게 영향을 받지 않는다. ACPI(Advanced Configuration and Power Interface)를 사용하는 경우, 클러스터 시스템을 구성하는 서비스 플랫폼은 종종 다운(down) 혹은 슬립(sleep) 상태로 변하고, 많은 서비스 요청이 이런 상황에서 집중될 경우에 서비스가 순조롭게 제공되지 못하는 경우가 자주 발생된다. 더욱이, 모니터링 시스템의 복잡도가 증가함으로써 관리의 비용도 함께 높아진다. 이런 이유에서, 전력은 독립적으로 관리될 수 없다. 현실적으로 전력과 성능 관리자들은 서로 상치되게 동작하지만 성능은 일정하게 유지하면서 전력 사용량을 감소 시키는 것을 목적으로 하는 것이 고성능, 저전력 컴퓨팅 접근 방법이라 할 수 있다. 본 논문에서는 저전력 클러스터 시스템을 위한 정책 기반 전력 관리를 위해서 현재 데이터 센터 및 클러스터 시스템에 적용되고 있는 전력 관리의 기능 및 방법, 그리고 이를 구성하는 서비스 플랫폼의 전력 제어 기법 및 플랫폼 관리 기법에 대한 조사 및 분석을 통하여 관련 분야의 현재 기술 수준을 파악하였다. 이를 바탕으로 클러스터 시스템을 구성하는 서비스 플랫폼들의 활용 정도에 따라 동작 상태 제어를 통해서 성능의 저하없이 전체 전력 사용량을 최소화하는 정책 기반 동적 전력 관리 기법(DPM : Dynamic Power Management)들을 제안하였다. 또한 제안된 정책 기반 동적 전력 관리 기법의 평가를 위하여 실제 구축된 클러스터 시스템을 기반으로 웹 서비스 운영시 정책 기반 전력 관리 기법을 적용하였을 때와 그렇지 않았을 때의 전력 사용량의 감소 정도를 비교 분석하고 평가하였다. 그리고 서비스 플랫폼의 파워 모델링을 통한 서비스 플랫폼의 소모 전력을 예상하고 실측한 소모 전력과 비교 분석하여 모델링을 통한 전체 클러스터 시스템의 소모 전력 예상이 가능한지 분석하였다. 서비스 플랫폼 레벨의 전력 관리 정책에서 동작 속도의 변경을 위해 사용되는 임계치들을 변경하여 정책 수행을 통한 소모 전력을 비교 분석하고 그 결과를 바탕으로 고성능 저전력 클러스터 시스템을 위한 가장 효율적인 DPM 기법 및 동작 속도 제어를 위한 최적의 플랫폼 사용률 임계치 값을 제시하였다. 고성능 클러스터 시스템을 설계함에 있어서 전력 사용량의 절감은 중요한 이슈로 제기되고 있으며 전력 사용량 절감을 위해 단일 서비스 플랫폼에 적용되는 전력 절감 기술들을 클러스터 시스템에 적용하여 고성능과 저전력을 동시에 유지할 수 있는 방법들이 고려되고 있다. 이러한 고성능, 저전력 클러스터 시스템의 설계를 위한 동적 전력 관리 기법을 선택하는데 있어서 본 논문의 연구 결과가 중요한 기준이 될 것으로 기대한다.

(A) study on application of voltage management system considering interaction minimization and effective reactive power reserve in the Korean power system

최윤혁 Graduate School, Korea University 2012 국내박사

This dissertation presents a voltage management system that uses multiple point control and an optimal shunt compensation algorithm to ensure peak power system performance. The control algorithm is applied to the Korean power system to prevent mutual coupling and reactive power reserve problems. The voltage management system consists of two parts: (1) a continuous control system, and (2) a discrete control system. The former is used to maintain a pilot point voltage of a generator called the continuous voltage control (CVC), while the latter is used to secure the reactive power reserves of the control generator by means of a capacitor or a reactor called the discrete voltage control (DVC). When a voltage violation occurs at the pilot point in the power system, the control generator in the system regulates it to maintain the voltage at the point; then, discrete devices such as capacitors or reactors operate to get the pilot point back to the reactive power margin of the control generator. Thus, the voltage management system ensures that the power system can obtain control margins in an emergency condition by means of exchanges from the control generators into the capacitors or the reactors to maintain the voltage of the pilot point at a constant level. In this dissertation, voltage management systems more advanced than that presently being utilized by the Jeju power system are proposed. The Jeju power system has only one control zone, so problems between adjacent zones do not occur. However, a complex power system that has many control zones is different. The existing voltage management system that is installed in a particular zone influences other zones. This makes it difficult to control the voltage at pilot points. To avoid reactive power flows between control zones, the voltage at neighboring pilot points must not be modified. This can be more difficult to achieve in a mesh network. This dissertation deals with shunt compensation to eliminate voltage violations and enhance transfer capability, with a view towards implementation in the Korean power system. The main shunt compensation devices are capacitors and reactors. The effects of control devices are evaluated by a local subsystem's cost computations. This local subsystem is determined by the electrical distance in the entire system. The control objective at present is to keep the voltage profile within constraints with the minimum switching cost. We propose a robust control strategy to make control feasible and optimal for a set of important power-flow cases that may occur in the system. In order to efficiently operate the voltage management system, a criterion is necessary for coordinated control between the control generators and the discrete devices. This criterion is related to the reactive power reserves of the control generator. Thus, an accurate reactive power margin is defined for the voltage stability index and used as the coordination standard in this dissertation. Generally, the current voltage management system controls only one pilot point of one zone. In contrast, our proposed control algorithm in conjunction with the CVC deals with multiple pilot points related to the entire system. As a result, we call it the multiple point algorithm for continuous voltage control (MCVC). It is applied only to the generator control section of the voltage management system. Similarly, the DVC algorithm, which takes into consideration increases in transfer capability, is called the optimal shunt compensation for discrete voltage control (ODVC) algorithm. By means of simulations, we illustrate example usages of the proposed algorithm using SCADA/EMS data from the Korean power system for 2008, and examine the results. The proposed system was simulated using the transient stability assessment tool (TSAT) and Compaq Visual Fortran 6 to show that the modified voltage management system is effective and suitable for utilization in the Korean power system.

예비전력관리업무담당자 선발제도 개선방안

김광진 우석대학교 국방정책대학원 2018 국내석사

예비전력관리업무담당자 선발제도 개선방안 국방정책학전공 김 광 진 지도교수 김 찬 권 본 연구의 목적은 우리나라의 예비군을 관리하고 교육훈련 등 예비군 관련 업무에 중추적인 역할을 수행하는 예비전력관리업무담당자의 선발제도를 분석하여 현재보다 더 우수한 인원을 선발하여 야전에서 원활한 임무수행의 여건을 보장하기 위하여 각종 관련 문헌과 법률, 그리고 현재 야전에서 임무를 수행중인 예비전력관리업무담당자들과의 면담 등을 통하여 문제점을 도출하고 이 문제점에 대한 개선방안을 제시하는 것이다. 1968년 예비군이 창설된 때부터 예비전력관리업무담당자는 선발되어 임무를 수행하였다. 최초에는 경찰이 예비군에 대한 지휘권과 교육훈련에 대한 임무를 수행하였으나, 1971년 1월 1일부터 군에서 교육훈련을 전담 실시하였고 1971년 7월 1일부터는 지휘권 등 예비군의 관련 업무를 인수하였으며, 예비전력관리업무담당자 선발 또한 군에서 실시하였다. 이와 같은 예비전력관리업무담당자는 처음에는 무시험에 의한 특별채용으로 실시하였으며, 1987년 이후 군 내부규정에 의한 선발시험을 통하여 선발함으로써 과거보다 객관적인 평가가 이루어졌다. 그 이후 2006년 제정된 예비전력관리업무담당자 선발규칙(2007년 1월 8일 시행)은 현재까지 14번(타법개정 포함)의 개정을 통하여 점점 개선되어왔다. 이와 같은 예비전력관리업무담당자 선발제도를 분석하기 위하여 4단계로 나누어 연구하였다. 첫째, “전역자․전역예정자가 선호하는 예비전력관리업무담당자는 어떤 임무를 수행하는가?” 즉, 가장 먼저 선행되어야 하는 것이 바로 직무분석이다. 둘째, 예비전력관리업무담당자 선발과 관련된 각종 법률, 규정, 지침 등에 대한 분석이다. 셋째, 예비전력관리업무담당자는 군무원(일반직공무원)으로써 국가공무원법(제2조 공무원의 구분)에서 명시된 경력직공무원 중 특정직공무원인 군무원과 유사하다고 할 수 있는 특정직공무원 중 ① 경찰·소방공무원의 선발제도와 전역간부를 채용하는 선발 제도 ② 민간기업의 선발제도를 비교할 수 있도록 제시하는 것이다. 넷째, 위의 과정을 거친 후 야전 부대에서 근무하고 있는 예비전력관리업무담당자와 개별·집단 접촉을 통한 면담 등 의견수렴을 실시하였다. 이런 연구 진행과정을 거친 결과 다음과 같은 결과를 얻게 되었다. 첫째, 선발방법 개선, 둘째, 응시자격의 확대, 셋째, 평가항목 개선, 넷째, 응시기회 확대 등이다. 본 연구 결과는 국방부에서 우수한 예비전력관리업무담당자를 선발하기 위하여 시행하고 있는 선발규칙의 세부항목을 각종 법률과 각 군의 규정, 면담 등 의견수렴 등을 통하여 학문적 관점에서 체계적으로 조사 분석하여 개선방안을 제시하였다는데 의의를 찾을 수 있다. Preliminary power management manager Improvement plan for selection system Kim Kwang–Jin Department of National Defense Policy Graduate School of National Defense Policy Woosuk University Advisor : Professor Kim Chan-Kwon The purpose of this study is to analyze the selection system of the persons in charge of reserve power management who manage the reserve army in Korea and play a pivotal role in the reserve army related tasks such as education and training. And to discuss the various issues related to the related literature and laws, as well as the preliminary power management staff in charge of the current field, and to suggest ways to improve the problem. From 1968 when the reserve army was established, the person in charge of reserve power management was selected and fulfilled its duties. At first, the police carried out the duty of command and education and training for reservists. However, from January 1, 1971, the police and the army carried out the education and training for the army. From July 1, 1971. Selection of a person in charge of reserve power management was also conducted in the military. Such a person in charge of preliminary power management work was first performed by special hiring by the no-test, and after 1987, selection was made through the selection test according to the internal regulations of the military. Since then, the Preliminary Rules for the Personnel for Preliminary Power Management (enforced on January 8, 2007), which was enacted in 2006, have been gradually improved through the revision of No. 14 (including other law revisions). In order to analyze the selection system of the person in charge of preliminary power management, we divided into four stages. First, "what is the task of the reserve power manager who is prefered by the global and global planners?" That is, job analysis is the first thing that must be preceded. Second, it analyzes various laws, regulations, and guidelines related to selection of the person in charge of reserve power management. Third, the person in charge of reserve power management is a civil servant (general civil servant) who is similar to a civil servant who is similar to a civil servant who is one of the experienced civil servants specified in the National Public Officials Act (Classification of Public Officials Article 2) And a selection system that employs global executives. ② It is proposed to compare the selection system of private companies. Fourth, after completing the above process, we conducted interviews with the person in charge of preliminary power management working in the field unit through individual and group contact. The results of this research are as follows. First, improvement of the selection method, second, extension of the qualification of the candidate, third, improvement of the evaluation item, and fourth, the opportunity to take the test. The results of this study are systematically surveyed and analyzed from academic point of view through various laws, regulations of each army, opinion gathering such as interviews, I can find the significance.

User-friendly power and thermal management scheme for portable devices

김재민 高麗大學校 大學院 2015 국내박사

Recently, the dramatic enhancement in performance of laptops and mobile devices have led to the explosive increase in their sales, which have outstripped that of desktop PCs. With the explosive growth in sales, power management of those devices is gaining ever increasing importance, as they always lack from limited battery life. In addition, thermal management has also become more im-portant, since it is difficult to aid from hardware cooling solutions, due to the limited area. To efficiently alleviate these problems, we propose three schemes: 1) Display power management scheme, 2) CPU power management scheme, and 3) Thermal management scheme. Firstly, we tackle the essential weakness of the existing DPM (display power management) schemes that turns on or off the display based on user presence detection; regardless of the user presence, the display only needs to be turned on when the user is gazing at the display. Based on this proposition, we propose the user-aware display power management that uses a camera to determine if the user is actually gazing at the display. Our scheme captures pictures and detects user’s frontal face from the obtained pictures. When a frontal face is detected, our scheme determines that the user is gazing at the display. In our evaluation results, we show that our proposed scheme turns off the display for 52% of the total time, by detecting the user intent. Our scheme reduces average system-wide energy by 5%, compared to the most widely used timeout-based DPM, with ac-ceptable amount (less than once an hour) of user irritation. Secondly, we investigate the CPU power management, which has become essential in recent mobile devices, where multi-core processors are adopted to handle CPU-intensive applications. Although there have been many studies to reduce the power consumption of mobile devices, there have not been sufficient efforts to consider the characteristics of the mobile applications. In this thesis, we introduce the limitations of the conventional power management schemes used in the mobile devices. Then, we propose an application-aware power man-agement scheme for multi-core based mobile devices that categorizes most exist-ing applications to either performance-sensitive application or QoS-sensitive ap-plication. We evaluate our scheme compared to conventional schemes, hotplug and ondemand, based on real measurements. In case of performance sensitive applications, our scheme saves energy (by average of 12% and 13% compared to hotplug and ondemand, respectively) and enhances the performance (by av-erage of 4.3% and 16% compared to hotplug and ondemand, respectively) at the same time for most applications. In case of QoS sensitive applications, our scheme saves 9.8% energy compared to hotplug and consumes similar energy compared to ondemand without a noticeable QoS degradation. Lastly, we look into the thermal problems of recent mobile devices, which are caused by the adaptation of high performance processors. As the higher per-formance inevitably leads to power density increase, they eventually results in thermal problems. In order to alleviate the thermal problems, recent mobile de-vices scales down the voltage and frequency, when there are thermal emergen-cies. Unfortunately, this operation leads to an excessive number of voltage and frequency scaling, which not only worsen the performance but also the power efficiency. In this thesis, we describe how the conventional thermal management worsen power efficiency. To overcome the weakness of the conventional ther-mal management, we propose a temperature-aware DVFS (dynamic voltage and frequency scaling) scheme for Android-based mobile devices to optimize power or performance depending on the user-selectable option. We evaluate our scheme in the off-the-shelf mobile device. Our evaluation results show that by using the power optimizing option, our scheme saves energy consumption by 12.7%, on average, without any degradation in performance. By using the per-formance optimizing option, our scheme enhances the performance by 6.3%, on average, by using the performance optimizing scheme, still reducing the energy consumption by 6.7%. There are no doubts that power management issues will become more severe as the industry continues introducing higher performance laptops and mobile devices, while there is no remarkable improvement in the battery. Furthermore, thermal management issues will also become more severe as the power density of the processors continues to increase with the advance in process technology. In this thesis, we propose applicable power and thermal management schemes that efficiently address the power and thermal problems.

Ultra-dynamic Fine-grained Power and Clock Management Techniques for Microprocessors and Machine Learning Accelerators

Jia, Tianyu Northwestern University ProQuest Dissertations & T 2019 해외박사(DDOD)

The increasing prominence of ultra-low power computing applications, such as IoT or wearable devices, require a renewed focus on system-level energy management. Dynamic voltage and frequency scaling (DVFS) has become a widely utilized power management scheme to scale down the microprocessor supply voltage and operation frequency to eliminate the variation protection guardband and save energy consumption. In the commercial SoC chips, each core of the CPU or GPU processors can be powered by independent voltage regulator and clocked by separate clock domain to support flexible power optimization. Although the prior schemes achieve significant energy saving, the operation speed of previous DVFS is still bounded at program level. In another word, the longest exercised critical path delay within the whole program determines the minimum voltage that can be scaled to for each power domain. In fact, there is dynamic timing slack existing within each instruction whenever the longest critical path is not exercised by the runtime instructions. Exploiting the runtime dynamic timing slack can bring promising additional performance/energy gain beyond the conventional DVFS.In this thesis, the ultra-dynamic fine-grained clock and power management scheme operating at instruction level is explored, which lead to significant performance improvement or power saving benefit beyond the conventional program level DVFS management. The instruction-driven adaptive clock management schemes have been explored and developed for (1) a low-power CPU pipeline architecture, (2) a general-purpose GPU architecture, and (3) a PE array based machine learning accelerator architecture. An instruction-driven adaptive clock management through the use of instruction timing encoding and multi-phase all-digital PLL is implemented on a 55nm ARMv7 ISA low power microprocessor. The measurement result shows a 15% performance improvement from proposed clock scheme, which equivalently to up to 28% energy saving benefit. Similar adaptive clocking management scheme is developed on a deep pipelined GPU architecture on a 65nm test chip with hierarchical instruction-driven clocking scheme. The measurement result shows a 18% performance improvement or 30% energy saving from benchmark programs. The dynamic timing slack has also been exploited on the machine learning accelerators by our developed clock chain techniques, which provides multiple clock domains for each PE row and each clock domain loosely synchronized with their neighbors.In addition, a series of fully integrated buck regulator topologies have been developed with novel resonant switching scheme to integrate all the discrete components into silicon, with achieving fast response for the dynamic voltage management. The state-of-the-art power efficiency has been achieved for low power range, with utilizing the fastest switching frequency, i.e. up to 2GHz, reported so far.With the cross-layer design methodology considering from architecture level down to circuit level, the instruction-based dynamic timing slack can be well exploited during runtime. Significant performance improvement or power saving benefits have been obtained on silicon test chips beyond conventional DVFS approaches by our developed ultra-dynamic instruction-driven clock and power management techniques.

Design, Modeling, Control, and Performance Optimization of Polymer Electrolyte Membrane Fuel Cell/Battery Hybrid Power System

원해파 전남대학교 2022 국내박사

고분자 전해질 연료전지(PEMFC) 시스템은 최근 에너지 전환에 관해 학계와 업계의 큰 주목을 받고 있다. 특히, 배터리 시스템과 같은 보조 에너지 저장 시스템을 사용하는 PEMFC/battery hybrid electric vehicle (FCHEV) 시스템은 전기차 영역에서 갈수록 중요한 역할을 하고 있다. PEMFC는 국소 배출량이 거의 없고 사용 온도 및 작동 압력 범위가 낮다는 장점이 있으며 여기에 배터리의 빠른 응답 특성이 추가되어 PEMFC 시스템의 느린 동특성을 보완했으며 급격한 전력 변화로부터도 보호된다. 또한 가장 중요한 것은 FCHEV의 에너지 관리 전략(EMS) 설계는 높은 수준의 시스템 신뢰성과 성능을 실현하기 위해 중요한 요소라는 것이다. 그래서 본 연구에서는 FCHEV 시스템에서의 에너지 관리를 위해 단방향 DC-DC 부스트 컨버터와 연결된 PEMFC와 양방향 DC-DC 컨버터에 연결된 배터리 패키지로 구성된 PEMFC/배터리 하이브리드 전원 시스템을 연구한다. 첫째, 연료전지 시스템에 존재하는 2상 현상과 관련된 안정성이 DC-DC 컨버터의 제어 모드 선택을 위해 분석되어 PEMFC의 성능저하 또는 손상을 방지하는데 도움이 된다. 제어 문제는 DC-DC 부스트 및 벅 컨버터의 성능 개선을 위해 고려되었으며, PEMFC와 단방향 DC-DC 컨버터 사이의 상호작용으로 인한 PEMFC 시스템에 미치는 영향을 실험적으로 조사했다. 마지막으로, 단방향 DC-DC 부스트 컨버터의 전류 모드 제어와 양방향 DC-DC 컨버터의 전압 모드 제어가 하이브리드 전원 시스템에 적용되어 PEMFC의 안정성을 확보하는 동시에 일정한 버스 전압을 보장한다. 구축된 PEMFC-배터리 하이브리드 전기자동차 모델에서는 우선 PEMFC와 배터리 패키지의 전력 분할법을 설정하기 위해 전원의 제한을 고려해 Rule-based EMS가 책정된다. 그런 다음 연료전지 시스템의 내구성을 고려하여 연료전지 시스템의 빠른 과도응답을 방지하기 위해 저역통과필터를 설계했으며, 연료전지 시스템은 낮은 전력 제한 임계값으로 논스톱 모드를 작동시켰다. 이 후 본 논문에서는 FCHEV 시스템에서의 수소 소비, 배터리 충전 지속, PEMFC 시스템 효율과 관련된 에너지 관리의 알고리즘(GA)의 최적화 능력을 갖춘 실용적인 규칙 기반 EMS를 개발할 것이다. Rule-based EMS의 실시간 전력 배분 능력을 기반으로 배터리 SOC 유지를 목적으로 하는 단일 목표 GA 최적화와 수소 소비 최소화, 배터리 충전 지속, 높은 연료전지 시스템 효율 등을 갖춘 다목적 GA 최적화를 규칙 기반 EMS에서 활용한 최적의 임계값을 선택함으로써 성능 지표 최적화를 한다. 또한 통일되고 최적화된 매개변수를 사용하여 에너지 할당을 위한 다목적 GA 최적화와 함께 제안된 규칙기반 EMS의 우수성을 검증하기 위하여 다른 도시주행주기가 테스트된다. 그리고 배터리의 초기 충전상태(SOC)가 전력관리에 미치는 영향에 관한 민감도 연구를 시뮬레이션으로 계통적으로 검토한다. 뿐만 아니라 동일한 구동 사이클하에서 성능 비교를 위해서, 동적 프로그래밍(DP) EMS와 퍼지로직 EMS도 실행된다. 본 논문에서 제안된 EMS는 각각 MATLAB Simulink와 LabVIEW 기반의 실험장치를 통해 시뮬레이션이 되고 실험적으로 검증된다. GA 최적화를 포함한 제안된 룰 베이스의 EMS는, 종래의 EMS에 비해 뛰어난 성능을 나타낸다. 이제까지 말한 과정을 통해 본 논문의 주요 목표인 PEMFC/배터리 하이브리드 전기차 시스템의 실용적이고 실시간 최적화 규칙에 기반한 에너지 관리전략을 설계한다. Polymer electrolyte membrane fuel cell (PEMFC) system has gotten intensive attentions of academia and industry recently for energy conversion. Especially, with auxiliary energy storage systems, such as battery system, PEMFC/battery hybrid electric vehicle (FCHEV) systems play an increasingly pivotal part in electric vehicle area. It not only has the advantages of nearly zero local emissions, low working temperature and operating pressure range of PEMFC, but also combines the characteristic of fast response of the battery, which helps to make up for the slow dynamics of PEMFC system and protect it from dramatic power change. Most importantly, energy management strategy (EMS) design in FCHEV is a significantly important element in achieving a high level of system reliability and performance. In this study, a PEMFC/battery hybrid power system composed of a PEMFC linked with a unidirectional DC-DC boost converter and a battery package connected to a bidirectional DC-DC converter is studied for energy management in FCHEV system. Firstly, the stability related to two-phase phenomenon existing in the fuel cell system has been analyzed for control mode selection of DC-DC converter, which will help prevent PEMFC from performance degradation, or even damaging. Control issues have been considered for performance improvement of DC-DC boost and buck converter, and the influence on PEMFC system due to the interaction between the PEMFC and unidirectional DC-DC converter is experimentally investigated. Finally, current mode control for a unidirectional DC-DC boost converter and voltage mode control for a bidirectional DC-DC converter are applied in hybrid power system, not only ensuring the stability of the PEMFC but also guaranteeing a constant bus voltage. With the constructed PEMFC/battery hybrid electric vehicle model, rule-based EMS is firstly formulated to arrange the power-split law between PEMFC and battery package, taking into account the power sources’ limitation. Then, considering the durability of fuel cell system, a low-pass filter is designed to prevent fast transient response of fuel cell system, and fuel cell system is preferred to work in non-stop mode with a low power limit threshold. Subsequently, this paper develops a practical rule-based EMS with generic algorithm (GA) optimization ability of energy management concerning hydrogen consumption, battery charge sustaining, and high PEMFC system efficiency in FCHEV system. Based on the real-time power allocation ability of rule-based EMS, single objective GA optimization with objective of battery SOC sustaining, and multi-objective GA optimization with minimum hydrogen consumption, battery charge sustaining, and high fuel cell system efficiency, are applied for performance index optimization by naturally selecting the optimal threshold values utilized in the proposed rule-based EMS for specific city driving cycle. Furthermore, dynamic programming (DP) EMS and fuzzy logic EMS are also carried out for performance comparison under same driving cycles. Next, the superiority comparison of the proposed EMSs is examined. And with unified optimized parameters, three typical driving conditions are tested to verify the adaptability and superiority of the proposed rule-based EMS with multi-objective GA optimization for energy allocation. In addition, the sensitivity study about the impact of battery initial state of charge (SOC) on power management is systematically examined in simulation. The proposed EMSs in present thesis are simulated and experimentally verified via MATLAB/Simulink and LabVIEW-based experimental rig, respectively. And the proposed rule-based EMSs with GA optimization indicate a superior performance compared with conventional EMSs. Through above works, the principal objective of the present thesis is to design a practical real-time optimized rule-based energy management strategy for PEMFC/battery hybrid electric vehicle system.

Design of power management unit for transmitter pulser with digital controller

Kim, Yeonghun Sungkyunkwan University 2023 국내석사

본 논문에서는 TSMC 130nm 공정 기술로 Digital Controller를 이용한 5kHz~5MHz의 주파수를 갖는 Pulse 신호 기반의 High Voltage Tx Pulser 및 이를 구동하기 위한 Power Management Unit 회로를 제안한다. Multi-Channel Transducer array 구동을 위한 High Voltage Pulser로 신뢰성 높은 Ultrasound Imaging 송신 (Tx)이 가능하며, 선형적인 DC 전원을 제공해주는 안정적인 Power Management Unit 회로가 요구된다. Digital Controller는 20MHz의 동작 주파수를 가지며, Serial 통신 방식 중 하나인 SPI (Serial Peripheral Interface)를 이용하여 16MHz Clock 기반으로 데이터를 송수신한다. 또한, 5kHz~5MHz의 Pulse 신호의 주파수를 10kHz 단위로 구분하여 원하는 대역을 선택할 수 있다. Pulse 한 주기 내의 High 신호 구간 비율인 Duty Ratio를 조절하여 선택한 주파수를 유지하며 Pulse Width의 비율을 50~90%로 조절할 수 있다. 12V의 DC-DC Boost Converter로 전원을 받는 High Voltage Pulser에서 동작하기 위해 Digital 전압으로 출력되는 Pulse 신호를 Level Shifter로 외부 입력 전원으로 전압 승압 후 Driver 구조를 통하여 12V로 Pulse 신호 유지가 가능하다. Power Management Unit 회로는 외부 입력 전원 인가 후 Enable 신호가 없는 Always on block이 처음으로 동작하며, Digital Controller block과 내부 Digital Domain에 1.5V의 전원을 공급한다. Start up 회로와 입력 전원에 무관한 BMR (Beta Multiplier Reference) 구조 기반으로 PNP BJT를 사용한 1.2V BGR과 Current Mirror OTA Error Amplifier 구조 기반의 1.5V LDO로 구성되어 있다. Digital Controller로 공급하는 BGR과 LDO의 경우 각각 nW급 저전력의 성능을 가진다. Always on block 안정화 후 Enable 신호를 조절하여 1.2V BGR 전압을 입력 전압으로 받는 p-type 2-Stage Op-Amp 구조 기반으로 Negative Feedback Loop를 형성하는 Buffer를 통한 전압을 Dividing 후 460mV BGR과 1.13V BGR이 동작한다. 각각의 BGR은 AFE, ADC, TRx block에 1.5V 전원을 공급하기 위한 LDO와 DC-DC Converter block에 3V 전원을 공급하기 위한 LDO의 입력 전압으로 인가된다. This study proposes a pulse signal-based high voltage Tx pulser with a frequency of 5 kHz to 5 MHz using a digital controller and power management unit in 130 nm process technology. High voltage pulser for multi-channel transducer array operation enables reliable ultrasound imaging transmission (Tx), and requires a stable power management unit circuit that provides linear DC power. The digital controller has an operating frequency of 20 MHz. Serial peripheral interface (SPI), one of the serial communication methods, transmits and receives data based on a 16 MHz clock. In addition, it selects a band to be used by dividing the frequency of a pulse signal of 5 kHz to 5 MHz in 10 kHz units. By adjusting the duty ratio, which is the ratio of the high signal section within a pulse period, the selected frequency can be maintained, and the pulse width ratio can be adjusted from 50% to 90%. To operate in a high voltage pulser powered by a DC-DC boost converter of 12 V, a pulse signal output at a digital voltage is boosted to an external input power source with a level shifter. A driver structure maintains a pulse signal at 12 V. In the power management unit circuit, the always on block without an enable signal operates for the first time after external input power is applied, and supplies 1.5 V power to the digital controller block and the internal digital domain. It comprises a 1.2 V bandgap reference (BGR) using PNP BJT element based on a beta multiplier reference (BMR) structure independent of input power and startup circuit, and 1.5 V low dropout (LDO) based on current mirror OTA error amplifier structure. In the case of BGR and LDO supplied to the digital controller, each has nW-class low power performance. Buffer based on the p-type 2-Stage op-amp structure that receives 1.2 V BGR as input voltage by adjusting the enable signal after always on block stabilization, 460 mV BGR, and 1.13 V BGR after dividing the voltage. Each BGR is applied as an input voltage of LDO for supplying 1.5 V power to the AFE, ADC, and TRx block and LDO for supplying 3 V power to the DC-DC converter block.

Energy-Efficient Power Management Integrated Circuits for Patch-Type Healthcare Systems

Myeong Woo Kim Ulsan National Institute of Science and Technology 2023 국내박사

웨어러블 의료 애플리케이션의 급속한 성장과 개발은 점점 더 엄격해지고 까다로운 사양을 충족하기 위해 장치 소형화가 필요합니다. 패치 형태의 웨어러블 헬스케어 기기는 컴팩트한 사이즈와 편안한 신체 부착 기능으로 인해 휴대형 및 일반 웨어러블 기기보다 많은 사랑을 받고 있습니다. 그러나 일반적인 패치형 장치는 용량이 제한된 소형 배터리에 의존하므로 장치를 오래 사용하려면 에너지 효율적인 전원 관리 인터페이스가 필요합니다. 이러한 주요 기능은 넓은 부하 범위에서 배터리 인터페이스 벅 컨버터의 높은 전력 변환 효율 작동을 요구합니다. 따라서 다양한 제어 방법을 갖춘 벅 컨버터는 배터리 수명을 연장하고 다양한 의료 및 모니터링 시스템에 적절한 전원을 공급하는 데 매우 중요합니다. 그리고 최근 신경 치료를 위한 매력적인 치료 방법인 적응형 고전압 자극 시스템에는 전력 효율적인 차지 펌프 설계가 필요합니다. 또한 다양한 자극모드와 다양한 자극파형 조작이 하나의 패취형 장치로 다양한 질환에 대한 적절한 치료에 도움을 줄 수 있습니다. 본 논문에서는 2장에서 다목적 IoT 애플리케이션을 위한 부하 의존적 효율 제어 방식을 갖는 PWM/PFM 듀얼 모드 벅 컨버터를 제안하고, 제3장. 이는 소형 웨어러블 의료 애플리케이션을 위한 에너지 효율적인 전력 관리 집적 회로 설계에 대한 예비 연구입니다. 마지막으로 4장에서는 전력 센서 통합 패치 유형 시스템을 위한 적응형 고전압 다중 모드 자극이 있는 에너지 효율적인 전력 관리 인터페이스를 제시합니다. 전력 센서 자극 기능이 통합된 패치형 장치 프로토타입을 제작하고 실험적으로 검증합니다. 자세한 내용은 각 장에서 다음과 같이 설명합니다. 먼저, 2장에서는 다목적 웨어러블/IoT 애플리케이션을 지원하기 위해 부하 의존형 효율 제어 방식을 포함하는 PWM/PFM 이중 모드 DC-DC 벅 컨버터를 소개합니다. 경부하 애플리케이션의 경우 부하 전류에 따라 최적의 스위칭 주파수를 선택하여 최적의 전력 효율을 달성함으로써 불필요한 스위칭 손실을 줄이기 위해 선택 가능한 적응형 온타임 펄스 주파수 변조(PFM) 제어를 제안합니다. 인덕터 피크 전류 값 또는 컨버터 출력 전압 리플이 일부 애플리케이션에서 고려되는 경우 온 타임을 추가로 조정할 수 있습니다. 고부하 애플리케이션에서는 기존의 펄스 폭 변조(PWM) 제어 방식이 채택되었으며 게이트 드라이버는 동적 전류를 줄이는 구조로 되어 있어 전류가 전원 스위치를 통해 흐르지 않도록 합니다. 제안된 듀얼 모드 벅 컨버터 프로토타입은 180nm CMOS 프로세스로 제작되어 95.7%의 측정된 최대 효율과 0.83W/mm²의 전력 밀도를 달성합니다. 둘째, 3장에서는 다중 채널 전기 자극 애플리케이션을 위한 에너지 효율적인 고속 천이 동적 재구성 가능 충전 펌프(CP)를 제안합니다. 여기에는 CCS 채널을 모니터링하여 여러 CP의 개별 또는 통합 제어를 선택하는 전류 제어 자극기(CCS) 시스템의 전체 절전을 개선하기 위해 제안된 동적 재구성 가능 CP가 포함됩니다. 에너지 효율적인 작동을 위해 CP 코어에 저전력 2차원 주파수 변조(TFM) 제어 및 초기 사전 충전 다이오드(IPD) 회로를 채택하여 자극 모드 적응형 전원 온-오프 방식을 강화했습니다. 빠른 정착 성능. 180nm CMOS 공정으로 CP 시제품을 제작하고 제안된 동작을 실험적으로 검증하여 최대 69.8%의 일반 전력 효율과 빠른 복구 성능으로 전체 80% 이상의 전력 절감 효과를 달성하였다. 셋째, 4장에서는 전력 관리 및 센서 판독 회로가 통합된 패치형 의료 기기를 지원하기 위해 적응형 고전압(HV) 신경 자극 기능을 갖춘 에너지 효율적인 전력 관리 인터페이스(PMI)를 제시합니다. 패치 장치 전원 공급 장치로서 적응형 모드 컨트롤러가 있는 단일 루프 기반 다중 모드 벅 컨버터는 95.8%의 피크 전력 변환 효율(PCE)과 넓은 4-440mA 출력 전류 범위에서 90% 이상의 PCE를 달성합니다. 에너지 효율적인 자극을 위해 충전 펌프(CP)는 제안된 주파수 가변 펄스 스킵 변조(FV-PSM) 및 자극 모드 적응형 온/오프 제어를 사용하여 경부하 조건에서 최대 9.2%의 PCE 향상을 달성하고 최대 62.5%의 PCE 향상을 달성합니다. 자극 조건에서 평균 절전. 또한 CP의 적응형 출력 전압 튜닝은 센서 회로의 생체 임피던스 경로를 활용하여 CCS(전류 제어 자극기) 코어의 전류 소스에서 전력 손실을 줄임으로써 달성됩니다. 자극 코어는 적응형 HV 공급을 지원하고 단극 및 양극의 이중 작동으로 CCS 및 전압 제어 자극(VCS)의 다중 모드 기능을 제공합니다. 배터리 인터페이스 회로는 충전 상태(SOC) 상태를 모니터링하고 전체 전력 센서 집적 회로는 SOC 기반 최대 28% 전력 감소를 제공하는 제안된 장치 전력 조정(DPA)을 지원합니다. 저전력. 제안된 에너지 효율적인 전력 인터페이스를 갖는 전력 센서 집적 회로는 0.18-μm CMOS 공정으로 제작되었으며, 제안된 방식을 실험적으로 검증하였다. 시스템 수준의 타당성을 위해 패치형 장치 프로토타입을 제작하고 전원 및 생체 신호 인터페이스를 모두 기능적으로 시연했습니다. The rapid growth and development of wearable healthcare applications require device miniaturization to meet increasingly stringent and demanding specifications. Patch-type wearable healthcare devices are more popular than portable and general wearable devices due to their compact size and comfortable body-attachable features. However, typical patch-type devices rely on small-sized batteries with limited capacity, so an energy-efficient power management interface is necessary to ensure long device use time. These main features demand high power conversion efficiency operation of the battery-interfacing buck converter in a wide load range. Therefore, a buck converter with various control methods is crucial to extend the battery lifetime and provide adequate power supply to various healthcare and monitoring systems. And, power-efficient charge pump design is necessary for adaptive high-voltage stimulation systems, which are attractive care methods for nerve therapy nowadays. In addition, various stimulus modes and diverse stimulus waveform manipulations in one patch-type device can aid in proper therapy for different diseases. This dissertation proposes a PWM/PFM dual-mode buck converter with a load-dependent efficiency-controllable scheme for multi-purpose IoT applications in Chapter II, and an energy-efficient fast-transient dynamic reconfigurable charge pump for multi-channel electrical stimulation in Chapter III. These are preliminary research for energy-efficient power management integrated circuit designs for compact wearable healthcare applications. Finally, chapter IV presents an energy-efficient power management interface with adaptive high-voltage multimode stimulation for power-sensor integrated patch-type systems. A patch-type device prototype with an integrated power-sensor-stimulation function is fabricated and experimentally verified. Each chapter is described for the detailed information as follows: First, Chapter II introduces a PWM/PFM dual-mode DC-DC buck converter including a load-dependent, efficiency-controllable scheme to support multi-purpose wearable/IoT applications. For light-load applications, a selectable adaptive on-time pulse frequency modulation (PFM) control is proposed to achieve optimum power efficiency by selecting the optimum switching frequency according to the load current, thereby reducing unnecessary switching losses. When the inductor peak current value or converter output voltage ripple are considered in some applications, its on-time can be adjusted further. In heavy-load applications, a conventional pulse width modulation (PWM) control scheme is adopted, and its gate driver is structured to reduce dynamic current, preventing the current from shooting through the power switch. A proposed dual-mode buck converter prototype is fabricated in a 180 nm CMOS process, achieving its measured maximum efficiency of 95.7% and power density of 0.83 W/mm². Second, Chapter III proposes an energy-efficient fast-transient dynamic reconfigurable charge pump (CP) for multi-channel electrical stimulation applications. It includes a proposed dynamic reconfigurable CP to improve the overall power saving of the current-controlled stimulator (CCS) system, where individual or integrated controls of multiple CPs are selected by monitoring the CCS channels. For further energy-efficient operation, the stimulation mode-adaptive power on-off scheme is augmented by adopting a low-power two-dimensional frequency modulation (TFM) control and an initial pre-charging diode (IPD) circuit in the CP cores for fast settling performance. A CP prototype is fabricated in a 180-nm CMOS process, and its proposed operations were experimentally verified, achieving an overall more than 80% power-saving effect with maximum 69.8% general power efficiency and fast recovery performance. Third, Chapter IV presents an energy-efficient power management interface (PMI) with adaptive high-voltage (HV) nerve stimulation capability is presented to support patch-type healthcare devices where power management and sensor readout circuits are integrated. As a patch-device power supply, a single-loop-based multimode buck converter with an adaptive mode controller accomplishes 95.8% peak power conversion efficiency (PCE) and over 90% PCE in a wide 4-440 mA output current range. For energy-efficient stimulation, the charge pump (CP) uses proposed frequency-variable pulse skipping modulation (FV-PSM) and stimulation mode adaptive on/off control, achieving a maximum 9.2% PCE improvement in light load conditions and up to 62.5% average power savings in stimulation conditions. Additionally, adaptive output voltage tuning of CP is achieved by utilizing a bio-impedance path in the sensor circuits, reducing power dissipation from the current source of the current-controlled stimulator (CCS) core. The stimulation core supports the adaptive HV supply and provides a multimode function of CCS and voltage-controlled stimulation (VCS) with dual operation of monopolar and bipolar. The battery interface circuits monitor the state-of-charge (SOC) conditions, and the overall power-sensor integrated circuits support a proposed device power adjustment (DPA) that provides SOC-based maximum 28% power reduced optimal operation of high-resolution and low-power. The power-sensor integrated circuits with the proposed energy-efficient power interface were fabricated in a 0.18-m CMOS process, and the proposed schemes were experimentally verified. For system-level feasibility, a patch-type device prototype was manufactured, and both power and bio-signal interfaces were functionally demonstrated.