Nickel germanosilicide에서의 열 안정성 향상 및 junction leakage current 특성분석

김용진 충남대학교 2006 국내석사

In this study, the effects of a triple capping layer (Ti/Ni/TiN) on the electrical and structural properties of nickel mono-silicide (NiSi) have been investigated as a function of rapid thermal annealing temperature. It is shown that the samples with the triple capping layer produce lower sheet resistances than the samples with double (Ti/TiN) or single (TiN) capping layers across the whole annealing temperature range. Scanning transmission electron microscopy results show that after annealing interfacial layers consisting of Ni, Ti, and Si elements are formed in the samples with the triple and double capping layers. It is further shown that the triple capped samples are more thermally stable than the double and single capped samples. This could be attributed to the segregation of Ti atoms in grain boundaries of NiSi film, which reduces grain boundary energy. The simple model is presented to explain the influence of Ti reaction flux on the surface morphology and the interface uniformity between the silicide and Si substrate. And, highly thermal stable Ni-Germano silicide is proposed utilizing Ni-Ta and Ni-Pd alloy and Co/TiN capping layer. The sheet resistance of Ni-Germano silicide using pure-Ni increased dramatically after the post-silicidation annealing at 600 ℃ for 30min. However, in case the proposed Ni-Ta and Ni-Pd alloy and Co/TiN capping structure, low temperature silicidation and wide range of RTP process window were achieved. Moreover, sheet resistance showed stable characteristics up to 700 ℃, 30 min high temperature annealing. Therefore, the thermal immune Ni-Germanosilicide using the Ni-Ta and Ni-Pd alloy and Co/TiN capping tri-layer is highly promising for future SiGe-based ULSI technology.

Ni germanosilicidation에 따른 Ge accumulation영역의 형성에 관한 연구

최화열 성균관대학교 일반대학원 2012 국내석사

반도체 산업에서는 MOSFETs의 소형화, 고집적화에 대한 연구가 계속해서 진행되어 왔다. 그러나 크기가 작아진 MOSFETs에서 velocity saturation, short channet effect, high leakage current, dielectric breakdown등의 문제점들이 나타면서 미세화에 한계가 보이고 있다. 따라서 이를 극복하고 MOSFETs의 특성을 향상시키기 위해 많은 부분에서 연구가 진행되고 있다. 그 중에서도 이번 연구에서는 channel strain engineering과 contact material에 관하여 연구를 진행 하였다. 본 연구에서는 source/drain 지역에 SiGe를 증착하여 channel에 strained-Si을 형성시켜 특성을 향상 시킬 때, SiGe에 Ni를 증착하여 열처리 조건에 따라 형성된 Ni germanosilicide, Ni silicide의 미세구조와 이에 따른 여러 가지 특성에 대한 연구를 진행하였다. TEM 분석과 EDS 분석을 통하여 열처리에 따라서 Ni germanosilicide와 Ni silicide가 형성되는 것을 확인하였고, Ni silicide가 형성이 되면서 Ge원자가 outdiffusion되어 accumulation되면서 Ge-rich layer와 pocket을 형성하는 것을 확인하고 이에 대한 mechanism을 알아보았다. 또한 Ge의 농도가 많아지면 Ge의 outdiffusion이 많이 이루어지면서 계면의 morphology가 더 rough해 지는 것을 확인 할 수 있었다.

CMOS 소자에의 적용을 위한 Ni/Si_(1-x)Ge_x 시스템에서의 germanosilicide 형성 반응 연구

최효직 연세대학교 2000 국내석사

고집적 소자에 적용을 위한 Ni & NiTa/epi-Si1-xGex 시스템에서의 Ni-Germanosilicide 형성과 열안정성 연구

김지선 연세대학교 대학원 2005 국내석사

Ge 함량이 10 at.%, 20 at.% 인 epi-SixGe1-x 기판 위에 Ni 및 Ni-Ta 합금박막을 증착 후 RTP를 이용하여 Ni germanosilicide 형성반응을 관찰하였고, RTP 500℃에서 형성된 Ni germanosilicide 박막을 furnace에서 후속 열처리를 수행하여 열안정성을 평가하였다. Ni 및 NiTa 합금 (25nm)epi-Si1-XGeX(50nm)Si 구조의 시편을 500℃~900℃ 온도구간에서 30초 동안 RTA 공정을 실시한 결과 500℃에 형성된 상은 저 저항의 Ni(Si1-yGey) 로 관찰되었다. Ni 박막 증착 시편에서는 RTP 500℃ 온도에서 저 저항인 약 3, 4 Ωsq. 의 낮은 면저항 값이 관찰되고 RTP 780℃까지 실리사이드 단락에 의해 면저항이 서서히 증가하였다. RTP 820℃ 이후와 후속 열처리에서는 실리사이드의 응집에 의해서 100 Ωsq. 이상으로 면저항 값이 급격히 증가하였다. 실리사이드 박막의 단락과 응집은 NiSi 와 NiGe 의 생성열의 차이로부터, Ni이 Si과 우선 반응함으로써 전제 시스템의 에너지를 낮출 수 있기 때문에 실리사이드 grain boundary에서 Ge rich Si-Ge alloy가 형성되고 RTP 820℃ 이후에는 Ge rich Si-Ge alloy가 급격히 결정립계 사이에서 성장하므로 실리사이드 박막의 열안정성이 악화되었기 때문에 발생하였다. NiTa 합금 박막 증착 시편에서는 후속 열처리 에서 면저항이 RTA 온도 500℃ 에서의 면저항 값이 유지되고 있으나 실리사이드의 단락이 관찰되고 있다. We investigated the formation and thermal stability of Ni germanosilicide films with Ge contents upon annealing througth the interfacial reaction of Ni and SiGe. ~25nm Ni films are deposited on epitaxial Si1-xGex(x=0.1, 0.2) substrate by DC magneton sputtering. The thickness and compositon of Ni and NiTa alloySi1-xGex films were confirmed by RBS. And Ni(Si1-xGex) films were formed by RTP in N2 ambient. The annealed sample at RTP 500℃ was post-annealed by furnace for studying thermal stability.The thickness of the Ni germanosilicide at RTA 500°C was each maximum ~56nm and ~71nm for the NiSi0.9Ge0.1 and NiSi0.8Ge0.2 systems. Sheet resistance of Ni germoanosilicide at 500°C was ~3, 4 Ωsq. As the RTA temperature increased, sheet resistance in the NiSi0.9Ge0.1 and NiSi0.8Ge0.2 systems increase gradually due to the separation of Ni silicide and the growth of the epi-SiGe grain. The driving force of the Si-Ge alloy grain formation is the difference of heat of formation between NiSi and NiGe. After 820°C, The sharp increase to more than 100Ωsq. in sheet resistance is caused by agglomeration of Ni silicide. In the Niepi-Si1-xGex(x=0.1, 0.2) systems, post-annealied Ni germanosilicide in a furnace at 600, 650°C shows that sheet resistance of post annealed sample increase more sharply. The sharp increase in sheet resistance above 106Ωsq. is attributed to the Ge segregation at the surface of the film. In case of NiTa alloy films deposted systems, post-annealied Ni germanosilicide in a furnace at 600, 650°C shows that sheet resistance of post annealed sample was maintained to the sheet resistance of Ni germanosilicide at RTA 500°C.

CMOS 소자에의 적용을 위한 Ni/Si1-xGex 시스템에서의 germanosilicide 형성 반응 연구

최효직 연세대학교 대학원 2001 국내석사

The solid-state reaction and thermal stability of nickel germanosilicide on poly-Si1-XGeX has been studied as a function of both the initial germanium content and the annealing temperature. The silicidation was performed by RTP under N2 flow ranging from 500℃ to 980℃ for 30sec and the first phase formed was observed to be the low resistive Ni(Si1-yGey). This accounts for the low Rs values below 10Ω/□ ranging from 500℃ to 580℃. NiSi phase is not detected above 660℃ in the case of X=0, but Ni(Si1-yGey) that forms a Ni/Si1-XGeX reaction is observed until above 820℃. The sharp increase in sheet resistance above 106Ω/□ observed after a 620℃ anneal is attributed to the onset of germanosilicide layer inversion caused by the formation and the growth of the Ge rich Si-Ge grains at germanosilicide grain boundaries. The driving force of the Si-Ge alloy grain formation is the crystal energy reduction caused by substituting Ge with Si. When Ge is incorporated into the silicide grains, the increase in surface energy and the decrease in the free energy changes are expected. So, according to the classical thermodynamics the phase transition delay from monosilicide to disilicide is observed in the Ni/Si1-XGeX system. And it occurred after all Ge inside Ni(Si1-yGey) grains has diffused out of them. Ge 의 함량을 0%, 16%, 25%로 설정하여 Ge 함량 및 열처리 온도 변화에 따른 Ni 과 SixGe1-x 간의 고상 반응에 대한 실험결과를 바탕으로 Ni germanosilicide 형성 반응에 대한 연구를 진행하였다.Si/SiO2/poly-Si1-XGeX(2000Å)/Ni(250Å) 구조의 시편을 500℃∼980℃ 온도구간에서 30초 동안 RTA 공정을 실시한 결과 초기에 형성된 상은 저 저항의 Ni(Si1-yGey) 로 관찰되었다. Poly-Si/Ni 인 경우에는 660℃에서 NiSi2 로의 상변이가 일어났지만 X=0.16, 0.25인 시편에서는 germanosilicide 가 820℃ 까지 관찰되었다. 500℃∼580℃ 온도구간에서는 저 저항의 Ni(Si1-yGey) 상에 의해서 10Ω/□ 이하의 낮은 면저항 값이 관찰되고 620℃ 이후에 germanosilicide 와 poly-Si1-XGeX 결정립의 inversion 에 의해서 약 106Ω/□로 면저항 값이 급격히 증가하였다. 실리사이드 박막의 inversion은 NiSi 와 NiGe 의 생성열의 차이로부터, Ge 이 Si 으로 대체됨으로써 crystal energy를 낮출 수 있기 때문에 Ge rich Si-Ge alloy 가 형성되어 620℃ 이후에 급격히 결정립계 사이에서 성장하므로 실리사이드 박막의 열 적 안정성이 악화되었기 때문에 발생하였다. Ge이 첨가되면 실리사이드 박막의 계면에너지의 변화량(Δσ)은 증가하고 자유에너지의 변화량(ΔG)은 감소하므로 상변이에 필요한 에너지 장벽이 증가하여 NiSi2 로의 상변이를 지연시킨다. 따라서 Ni(Si1-yGey) 에서 Ge이 모두 실리사이드 결정립 밖으로 확산해 나간 이후에 NiSi2 로의 상변이가 관찰되었다.

Enhancement of thermal stability of Ni germanosilicide on epi1-Si1-xGex by Pt addition

장현진 Graduate School, Yonsei University 2009 국내석사

CMOS 소자에의 적용을 위한 Ni/Si - Ge 시스템에서의 Germanosilicide 형성 반응 연구

최효직 연세대학교 2001 국내석사

Si_(1-x)Ge_(x) alloy in-wire memory

전은경 전북대학교 대학원 2007 국내석사

We have fabricated field effect transistors (FETs) by using high quality Si_(1-x)Ge_(x) alloy nanowires. To obtain stable contacts between Si_(1-x)Ge_(x) alloy nanowire and Ni/Au electrodes, we conducted rapid thermal annealing (RTA) of the samples at 400℃ or at 500℃ with N₂atmosphere. The behavior of the samples changed dramatically with annealing. When annealed at 400℃, Si_(1-x)Ge_(x) alloy FETs showed p-type gating effect and bias-dependent hysteresis regardless of the Ge contents. Highly reproducible, bias-induced hysteresis were observed. Devices annealed at 500℃ show either metallic conductance with a small resistance (~10kΩ) or infinite resistance. Metallic conductance from the device can be explained by the formation of metallic silicide nanowires, and confirmed by ultra-high resolution FE-SEM (UHR-FE-SEM) and electron diffraction analysis.