Analysis of High Aspect Ratio Copper Pin Placement Characteristics Using a Particle Dynamics Simulation Model and Process Prediction Based on Experimental Design and Machine Learning

이광희 인하대학교 대학원 2024 국내박사

Advanced packaging technologies are continuously facilitating the semiconductor industry in fulfilling the demands for increasingly thinner, smaller, and faster components essential for mobile devices and various high-performance applications. While lead-free solder remains a favored assembly method, tall copper structures, known as copper pillars, are progressively becoming the standard interconnect solution for numerous applications. The prevalent process for forming copper pillars at the wafer level in sophisticated flip chip devices involves lithography and subsequent electroplating. It is essential to devise a pin placement system to supplant the electroplating of copper pins. This research delves into examining the impact of 3D mask design variables on the mounting yield of a novel pin mounting process designed for high-aspect-ratio pins. An analytical approach is deployed to statistically assess the influence of mask hole design parameters on the mounting characteristics. The Taguchi experimental design methodology is utilized to determine analysis conditions and assess their effect on pin mounting yield. The findings reveal that the diameter of the mask hole exerts the most substantial influence on the yield, indicating that larger diameters result in enhanced yields. Furthermore, the signal-to-noise ratio peaks when the pin diameter is at its maximum, implying that a larger hole diameter can achieve high mounting yields irrespective of other factors. Response Surface Methodology (RSM) is then employed to conduct supplementary analyses and statistical evaluations of each design factor. The RSM outcomes validate the predominant impact of mask hole diameter on pin mounting yield, with the analysis of variance (ANOVA) verifying the statistical significance of these results. Experimental validation is carried out under conditions identical to those of the RSM, and although some disparities are observed, the general trends align with the analytical model. These discrepancies are attributed to variations in experimental model scale, fabrication tolerances, and discrepancies in process conditions. Furthermore, a machine learning algorithm is utilized to develop a regression model for different aspect ratios of copper pins with 3D masks. This investigation offers valuable insights for optimizing 3D mask designs to enhance the mounting yield of high-aspect-ratio pins, thereby laying the groundwork for future enhancements in pin mounting processes. Keywords: Pin mounting, High-aspect ratio, Optimization, Machine learning, Taguchi

Effect of sputtering DC-biased electrode materials on high aspect ratio etching of SiO₂

김성배 성균관대학교 일반대학원 2024 국내석사

반도체 제조 공정에서 소자의 미세화 및 다층 구조의 증가로 인해 고 종횡비 구조를 형성하기 위하여 높은 선택비를 가지는 식각 공정이 필수적으로 요구되고 있습니다. 이에 따라 DRAM이나 3D NAND 공정에서는 주로 polymer 형성이 풍부한 fluorocarbon (FC) 및 hydrofluorocarbon (HFC) 가스를 활용하여, High Aspect Ratio Contact (HARC) 공정을 수행합니다. 특히, 식각 물질이 분해되어 플라즈마를 형성할 때, 이러한 분해 특성이 공정 결과에 직접적인 영향을 미칩니다. 이러한 영향은 특히나 밀도가 높은 메모리 소자 구현을 위하여, 고 종횡비 구조를 형성하기 위한 핵심 기술로서, 소자의 미세한 패턴을 형성하고 반도체 집적도를 향상시킬 수 있습니다. 특히나, 미세한 공정 차이를 제어하는 기술은 공정의 성능과 효율성을 극대화하는 데 중요한 역할을 한다. 본 연구에서는 CCP를 이용한 식각 공정에서 Silicon Showerhead와 Tungsten Showerhead의 전극물질 스퍼터링 효과 영향성을 확인하였다. 해당 공정은 C4F8과 C4F6의 polymer 형성이 풍부한 식각 가스 기반의 공정에서 실험이 진행되었다. 특히나, 해당 효과는ACL 마스크 물질로 패턴된 고 종횡비 구조SiO2 의 식각 프로파일에 영향을 끼치는 것을 확인하였고, 플라즈마 특성 및 공정결과를 분석하여 이에 대한 매커니즘 규명 연구를 진행하였다. 그 결과, 이는 Si Showerhead와 W Showerhead를 이용한 플라즈마 식각 공정에서 샤워헤드 물질의 스퍼터링 효과에 의함이 확인되었다. DC Power가 증가할수록 Showerhead에서의 스퍼터링이 더욱 많이 발생하면서, 이러한 식각 특성의 차이는 대부분 스퍼터링으로 인해 발생하는 전극물질의 차이에서 왔음을 확인하였고, 플라즈마 형성 물질 분석 및 공정 후 표면 잔류물 분석을 통하여 이에 대한 매커니즘을 확인하였다. In semiconductor manufacturing processes, the demand for high etch selectivity with high aspect ratio structures has become essential due to the miniaturization of components and the increase in multilayer structures. In processes such as DRAM or 3D NAND, high aspect ratio contact (HARC) processes are primarily carried out using fluorocarbon (FC) and hydrofluorocarbon (HFC) gases rich in polymer formation. Particularly, the decomposition characteristics of etching materials during plasma formation directly impact process outcomes. This influence is crucial for the implementation of high-density memory components, forming high aspect ratio structures, and enhancing semiconductor integration. The control of subtle process variations plays a key role in maximizing process performance and efficiency. This study investigates the impact of electrode material sputtering effects from Silicon (Si) Showerhead and Tungsten (W) Showerhead in etching processes using Capacitively Coupled Plasma (CCP). The process involves experimentation with C4F8 and C4F6 gas-based etching processes rich in polymer formation. The study specifically identifies the influence of this effect on the etching profile of high aspect ratio SiO2 structures patterned with an ACL mask material. Mechanism identification studies are conducted by analyzing plasma characteristics and process outcomes. The results confirm that the sputtering effect from the Showerhead material is observed in plasma etching processes using Si Showerhead and W Showerhead. As DC Power increases, sputtering from the Showerhead occurs more significantly, and the differences in etching characteristics are mostly attributed to the variations in electrode material due to sputtering. The mechanism is verified through analysis of plasma formation material and post-process surface residue analysis.

Study on the limitation of reactive ion etching for high aspect ratio pattern and understanding of cryogenic etching using atomic level simulation

엄정환 Graduate School, Yonsei University 2025 국내박사

Various processing technologies are emerging for the implementation of integrated memory semiconductors. Among these, the aspect ratio of patterns that need to be etched is approaching 100:1 recently, and chip makers are researching and applying various methods with the goal of completing the process in a short time. However, in recent years, the etching rate for high aspect ratio patterns has significantly decreased, and the effect of increased ion energy on the etching rate has diminished. Additionally, high ion energy causes secondary issues such as film damage and pattern distortion, which highlights the need for new methods. Therefore, it is essential to define the current issues, predict the levels that will be encountered in the future, and assess the effects of new concepts. Etching can be explained through the behavior and reactions of particles at the molecular level, and various studies have been conducted using atomic-level simulations. In particular, the use of DFT (Density Functional Theory) and MD (Molecular Dynamics) allows for the understanding of etching phenomena through the simulation of chemical reactions on surfaces and material behavior in large-scale systems. Additionally, with the introduction of various methodologies for data processing, efforts have been made to identify trends and make predictions based on the collected data. This study defines the current limitations of high aspect ratio pattern etching and explains the principle of ultra-low temperature etching, a new concept that can avoid the existing issues, using atomic-level simulations. The explanation follows a three-step process. First, it introduces research on the limitations of the increase in etching rate with increasing ion energy, through the definition of the relationship between ion bombardment energy and the energy dissipated from the material surface, using molecular dynamics. The second step explains the relationship between ion energy and the energy dissipated from the material surface, as defined in the first study, as well as the transport of reactive radicals in high aspect ratio patterns, through theory and etching experiments based on Optical Emission Spectroscopy (OES). Using these two relationships, the study quantitatively calculates the particle paths and etching rates on the surface within the pattern by applying data processing methods, and presents a method to predict the pattern etching rate based on various patterns, molecular energy, and types. Finally, the principle of ultra-low temperature etching is understood through the adsorption and desorption of molecules depending on the substrate temperature, and the relationship between substrate temperature and etching rate is quantitatively explained by using values calculated through Molecular Dynamics (MD), allowing for the prediction of effects. 다양한 공정 기술들이 메모리 반도체 구현을 위해 등장하고 있다. 그 중에서 최근에는 식각이 필요한 패턴의 종횡비가 100:1에 근접하고 있으며, 반도체 제조업체들은 짧은 시간 안에 공정을 완성하는 것을 목표로 다양한 방법들을 연구하고 적용하고 있다. 그러나 최근 들어 고종횡비 패턴에 대한 식각 속도가 크게 감소하였고, 식각 속도에 대한 이온 에너지의 영향도 약화되었다. 또한, 고에너지 이온은 필름 손상과 패턴 왜곡과 같은 2차적인 문제를 일으키기도 하여, 새로운 방법에 대한 필요성이 커지고 있다. 따라서 현재의 문제를 정의하고, 미래에 마주할 수준을 예측하며, 새로운 개념의 효과를 평가하는 것이 중요하다. 식각은 분자 수준에서 입자의 행동과 반응을 통해 설명할 수 있으며, 이를 위해 원자 수준의 시뮬레이션을 이용한 다양한 연구가 진행되고 있다. 특히 밀도 범 함수 이론과 분자동역학의 활용은 표면에서의 화학 반응과 대규모 시스템에서의 물질 거동을 시뮬레이션 함으로써 식각 현상을 이해하는 데 도움을 준다. 또한, 데이터 처리 방법론의 도입을 통하여 수집된 데이터를 기반으로 추세를 파악하고 예측하는 노력이 이루어지고 있다. 본 연구는 고종횡비 패턴 식각의 현재 한계를 정의하고, 기존의 문제를 피할 수 있는 새로운 개념인 극저온 식각의 원리를 원자 수준의 시뮬레이션을 통해 설명한다. 설명은 세 가지 단계로 진행된다. 첫째, 분자 동역학을 이용하여 이온 포격 에너지와 물질 표면에서 소산되는 에너지의 관계를 정의함으로써, 이온 에너지가 증가함에 따라 식각 속도의 증가 한계에 대한 연구를 소개한다. 둘째, 첫 번째 연구에서 정의된 이온 에너지와 물질 표면에서 소산되는 에너지의 관계를 설명하고, 고종횡비 패턴에서 반응성 라디칼의 전달에 대해서 이론과 광학 방출 분광법을 이용한 식각 실험을 통해 설명한다. 이 두 가지 관계를 바탕으로, 본 연구는 데이터 처리 방법을 적용하여 패턴 내 표면에서의 입자 경로와 식각 속도를 정량적으로 계산하고, 다양한 패턴, 분자 에너지, 유형에 따른 패턴 식각 속도를 예측하는 방법을 제시한다. 마지막으로, 극저온 식각의 원리는 기판 온도에 따른 분자의 흡착과 탈착을 통해 이해되며, 기판 온도와 식각 속도 간의 관계를 분자 동역학을 통해 계산된 값을 사용하여 정량적으로 설명하고, 그 효과를 예측할 수 있게 한다.

Study of SiO₂ selective etch using inductively coupled carbon-rich PFC plasmas

Sung, Dain Sungkyunkwan University 2024 국내박사

Silicon dioxide(SiO2)는 DRAM, NAND, Logic 등 다양한 반도체 소자를 제작하는 공정에서 전기적인 구성 요소 간의 간섭을 방지하고 전기 신호를 효과적으로 전달할 수 있는 게이트 절연체로써 일반적으로 사용되고 있는 물질이다. 최근 반도체 소자들의 고집적화가 급격히 진행되면서 SiO2의 고 식각 선택비 확보가 가능한 플라즈마 식각 공정의 개발이 필수적이다. 또한 공정 step 수의 증가에 따라 증가하는 공정 시간을 단축시키기 위하여 SiO2의 고 식각률이 동시에 요구되고 있다. 기존의 식각 공정에 이용되는 PFC (CF4, C4F8) 가스들은 저 C/F 비율로 인하여 식각 시 패턴 profile 이 저하되고 문제가 있으며, 지구 온난화 지수인GWP 가 매우 높은 온실 가스로, 온실 가스 규제 정책에 의해 이러한 가스들의 사용이 제한되고 있기 때문에, 이를 대체 가능한 PFC를 이용한 식각 공정의 연구가 필수적이다. 따라서, 본 학위 논문에서는 HARC SiO2 etch을 위하여 기존 가스 대신 높은 C/F 비율과 낮은 GWP를 지닌 다양한 PFC를 식각 전구체로 적용하였으며, 고 밀도 플라즈마 생성이 가능한 ICP system에서 다양한 식각 파라미터를 조절함으로써 최적 공정 조건에서의 SiO2의 고 식각률과 식각 선택비 및 개선된 식각 프로파일을 확보하여 기존의 식각 문제를 해결하였다. 또한 SAC SiO2 etch 공정에서는 기존에 사용되고 있는 ALE식각 기술에서의 PFC 플라즈마에 의한 챔버의 오염의 문제를 해결하기 위해, 고 비등점을 지닌 다양한 PFC를 플라즈마화 없이 낮은 온도의 기판에 선택적으로 흡착이 가능한 연구를 진행하였으며, PFC 흡착 및 탈착 시간과 bias voltage등 다양한 식각 파라미터를 이용하여 SiO2의 식각률과 식각 선택비 및 식각 프로파일을 개선하였다. 또한 각 식각 파라미터가 SiO2의 식각에 미치는 영향을 확인하기 위하여 표면 분석 및 플라즈마 기상 분석을 함께 진행하여 그 식각 메커니즘을 규명하였다. 따라서, 고 C/F 비율 및 고 비등점을 지닌 PFC을 이용한 ICP system 에서의 SiO2 식각 공정은 적절한 식각 파라미터를 이용하였을 때, 현재 식각 기술의 한계를 극복 가능할 수 있는 효과를 확인하였다. Silicon dioxide (SiO2) is widely used as a gate insulator in the fabrication process of various semiconductor components such as DRAM, NAND, and logic devices. It serves to prevent interference between electrical components and effectively transmit electrical signals. As the critical dimension (CD) of semiconductor devices is gradually shrinking, investigation of plasma etching processes with high etch selectivity for SiO2 is required. Additionally, achieving high etch rates of SiO2 is important to reduce the increasing process time associated with the rising number of process steps. Conventional perfluorocarbons (PFCs) such as CF4, C4F8, used in SiO2 etching, have a low C/F ratio, leading to pattern profile degradation during the etching process. Moreover, these gases are high global warming potential (GWP) greenhouse gases, facing restrictions due to greenhouse gas regulations. Therefore, new research on plasma etching processes with alternative PFCs that have high C/F ratios and low GWP is required. In this study, various PFCs with high C/F ratios and low GWP were applied as etching precursors for high aspect ratio contact (HARC) SiO2 etching process, replacing conventional gases. An inductively coupled plasma (ICP) system, capable of generating high-density plasmas, was utilized for the etching process. By controlling various etching parameters, higher etch rates, higher etch selectivity, and improved etch profiles of SiO2 were obtained under optimized process conditions. For the self-aligned contact (SAC) etching process of SiO2, various PFCs with high boiling points were investigated to overcome the issues of chamber contamination caused by PFC plasmas in the conventional atomic layer etching (ALE) process. These PFCs were examined for selective adsorption on low-temperature surfaces without plasma. Different etching parameters, such as PFC adsorption time, Ar ion desorption time, bias voltages, and substrate temperature, were controlled to improve etch per cycle (EPC), etch selectivity and etch profiles of SiO2. Surface and plasma analyses were performed to understand the etching mechanism. It was confirmed that using of high C/F ratio and high boiling point PFCs in the ICP system for highly selective SiO2 etching could overcome the limitations of current etching technologies, provided that appropriate etching parameters are used.

Integrated Experimental-Simulation Analysis of Nucleation and Growth Kinetics in Oxide ALD Using Cyclopentadienyl-Based Precursors

PHUNG NHAT MINH 국립창원대학교 2026 국내박사

Atomic Layer Deposition (ALD) enables the fabrication of conformal, uniform thin films with atomic-scale thickness control and high chemical purity, making it a vital technique in modern microelectronics. Its self-limiting surface reactions facilitate layer-by-layer growth with precise uniformity on complex 3D structures, supporting the continued miniaturization of semiconductor devices. The method is widely applied to produce gate dielectrics, interconnect barriers, and high-κ materials fundamental to advanced architectures such as DRAM capacitors and MOSFETs. High-κ oxides including HfO2, ZrO2, and Y2O3 are attractive due to their high relative permittivity compared with SiO2. This study employs Cyclopentadienyl-based heteroleptic precursors to achieve thermally stable growth with reproducible and stable growth per cycle (GPC). Despite the classical assumption of ideal layer-by-layer deposition, experimental observations reveal substrate-dependent nucleation behavior governed by surface hydroxyl density and steric hindrance from residual ligands. These factors influence film nucleation behavior, growth per cycle (GPC), and overall film uniformity. Moreover, large-area uniformity remains strongly dependent on reactor design and process conditions. This thesis aims to elucidate and address these limitations to optimize ALD processes for high-κ oxide film deposition in next-generation semiconductor devices. This thesis is divided into six chapters: The first chapter introduces the fundamental principles of ALD, emphasizing its layer-by-layer growth mechanism, self-limiting surface chemistry, and challenges related to nucleation control, uniformity and conformality. It also outlines the relevance of high-κ metal oxides and their precursor chemistries as enabling materials for advanced semiconductor applications. Chapters 2–5 constitute the main body of the research, integrating experimental characterization with multi-scale computational modeling to connect atomic-level surface reactions with reactor-scale transport dynamics. Chapter 2 details the experimental setup and surface pretreatment procedures for oxide film deposition, providing the baseline for systematic analysis. Chapter 3 develops and validates an island-growth-based model describing initial nucleation and growth regimes of HfO2 thin films as a case study, distinguishing between substrate-inhibited and substrate-enhanced behaviors. Experimental results show a lower initial growth per cycle (0.23 nm) on pristine substrates and an enhanced rate (0.33 nm) on hydroxyl-enriched surfaces, attributed to differences in nucleation density and hydroxyl-mediated ternary oxide formation. Chapter 4 addresses surface reaction kinetics of the first-half ALD cycle using Cp-based precursors for HfO2, ZrO2, and Y2O3, identifying temperature-dependent termination mechanisms. Steric hindrance dominates at 150–200 °C, while hydroxyl depletion limits adsorption near 250 °C. Effective activation energies of 0.1 eV (Hf), 0.175 eV (Zr), and 0.054 eV (Y) were determined. Chapter 5 extends these kinetic models into reactor-scale CFD simulations, elucidating the influence of diffusivity and pressure on saturation profiles in high-aspect-ratio features. The final chapter consolidates these findings into practical design strategies, offering quantitative guidelines for optimizing precursor choice, substrate hydroxylation, and process conditions to achieve uniform and defect-free high-κ oxide films. 원자층 증착(Atomic Layer Deposition, ALD)은 원자 수준의 두께 제어와 높은 화학적 순도를 갖는 균일하고 우수한 피복성의 박막을 구현할 수 있어, 현대 마이크로전자 공정에서 핵심적인 기술이다. 자기제한적 표면 반응을 기반으로 한 ALD는 복잡한 3차원 구조에서도 층별 성장과 정밀한 균일성을 가능하게 하여, 반도체 소자의 지속적인 미세화를 지원한다. 이 공정은 DRAM 커패시터와 MOSFET 등 첨단 소자 구조에 필수적인 게이트 유전체, 배선 장벽층, 그리고 고유전율 (high-κ) 재료의 제조에 널리 적용되고 있다. HfO2 , ZrO2 , Y2O3를 포함한 고유전율 산화물은 SiO2 대비 높은 상대 유전율로 인해 유망한 재료로 평가된다. 본 연구에서는 Cyclopentadienyl 기반 헤테로레틱 전구체를 사용하여 열적으로 안정적이며 안정적이고 재현 가능한 사이클당 성장량(Growth Per Cycle, GPC)을 달성하였다. 전통적인 이상적 층별 증착 가정과 달리, 실험 결과는 표면 수산기 밀도와 잔존 리간드로 인한 입체 장애에 의해 지배되는 기판 의존적 핵생성 거동을 보여준다. 이러한 요인들은 박막의 핵생성, GPC 값, 그리고 전체 균일성에 영향을 미친다. 또한 대면적 균일성은 반응기 설계와 공정 조건에 크게 의존함이 확인되었다. 본 학위논문은 차세대 반도체 소자를 위한 고유전율 산화물 박막 증착에서 이러한 한계를 규명하고, ALD 공정의 최적화를 도모하는 것을 목표로 한다. 본 학위논문은 총 6장으로 구성된다. 제1장에서는 ALD의 기본 원리를 소개하며, 층별 성장 메커니즘과 자기제한적 표면 화학, 그리고 핵생성 제어, 균일성 및 피복성과 관련된 도전 과제를 논의한다. 또한 첨단 반도체 응용을 가능하게 하는 고유전율 금속 산화물과 그 전구체 화학의 중요성을 개괄한다. 제2장부터 제5장까지는 본 연구의 핵심 내용으로, 원자 수준의 표면 반응과 반응기 규모의 물질 수송 동역학을 연결하기 위해 실험적 특성 분석과 다중 스케일 계산 모델링을 통합한다. 제2장에서는 산화물 박막 증착을 위한 실험 장치와 표면 전처리 공정을 상세히 기술하여 체계적 분석의 기준을 제시한다. 제3장에서는 HfO2 박막을 사례로 초기 핵생성과 성장 구간을 설명하는 섬(island) 성장 기반 모델을 개발하고 검증하여, 기판 억제형과 기판 촉진형 거동을 구분한다. 실험 결과, 초기 GPC는 미처리 기판에서 0.23 nm로 낮게 나타난 반면, 수산기가 풍부한 표면에서는 0.33 nm로 증가하였으며, 이는 핵생성 밀도 차이와 수산기 매개 삼원 산화물 형성에 기인한다. 제4장에서는 HfO2 , ZrO2 , Y2O3 에 대해 Cp 기반 전구체를 사용한 ALD 공정의 전반부 사이클에서의 표면 반응 속도론을 다루며, 온도 의존적 종결 메커니즘을 규명한다. 150–200 °C에서는 입체 장애가 지배적인 반면, 250 °C 부근에서는 수산기 고갈이 흡착을 제한한다. 이에 따라 유효 활성화 에너지는 Hf 0.1 eV, Zr 0.175 eV, Y 0.054 eV로 산출되었다. 제5장에서는 이러한 속도론 모델을 반응기 규모의 전산유체역학(CFD) 시뮬레이션으로 확장하여, 고종횡비 구조에서 확산계수와 압력이 포화 프로파일에 미치는 영향을 규명한다. 마지막 장에서는 연구 결과를 종합하여, 균일하고 결함이 없는 고유전율 산화물 박막을 구현하기 위한 전구체 선택, 기판 수산기화, 공정 조건 최적화에 대한 정량적 설계 지침을 제시한다.

Centrifugal Force-driven Intracellular Delivery Using High-aspect-ratio Nanostructures

Kim, Su Yeon 고려대학교 대학원 2023 국내석사

High-aspect-ratio nanostructures with dimensions comparable to cellular components are useful tools in cell biology research, with their applications spanning from probe-based chemical and electrical sensing, influencing cell behavior, and intracellular delivery of biomolecules into hard-to-transfect cells. As opposed to nanostructure-triggered upregulation of endocytosis, deformation and direct penetration mechanism is not limited by the size of the cargo molecules, long exposure to potentially toxic deliverable cargo, and yield highly efficient transfection. Here, we demonstrate the fabrication of high-aspect-ratio nanostructures with dimensions ranging from 1-7 μm height, several nm to 1 μm tip diameter and 2-16 μm pitch distance to operate efficient membrane disruption-based cytosolic delivery of a broad range of cargo sizes into large, adherent cells. We establish the nanoneedle dimensions and delivery procedure and show efficient (~70%) intracellular delivery of small and large macromolecules into MDA-MB-231 cells. Then, the main mechanism of action is characterized to be membrane deformation-triggered transient pores that are exposed to exogenous cargoes. Our platform opens up the potential for delivery of a broad range of biomolecules into hard-to-transfect cells such as neurons potentiating cell biology research and clinical applications.

Fabrication of high-aspect-ratio polymeric nanoneedle arrays via UV nanoimprint lithography for guided cell culture and differentiation

Yerim Jang 고려대학교 KU-KIST융합대학원 2024 국내석사

Well-defined Copolymers for Individual Dispersion of Single-walled Carbon Nanotube with High Aspect Ratio

이태헌 부산대학교 대학원 2018 국내박사

This dissertation describes the synthesis of polymers for individual dispersion of single-walled carbon nanotubes (SWCNTs) with high aspect ratio. In contrast to small molecular surfactants, polymeric dispersants require soft external force to exfoliate SWCNTs which results in SWCNTs with low defects and high aspect ratio. Thus, it is of great importance to optimize polymer structure for SWCNT dispersion by selecting monomers, controlling composition and topologies. Well-defined polymeric dispersants are synthesized by atom transfer radical polymerization. The polymeric dispersants are composed of furfuryl methacrylate (FMA), anchoring group interacting with SWCNT surface and 2-(dimethylamino)ethyl methacrylate (DMAEMA) or quaternized QDMAEMA (QDMAEMA) as a stabilizer group for solubilizing SWCNT in mediates. The copolymers are characterized by GPC and 1H NMR for molecular weight, polydispersity index, and composition. The dispersion solutions of SWCNT with synthesized polymers are analyzed the dispersion stability and dispersibility by particle stability analyzer, UV-Vis-NIR spectroscopy, TEM, AFM, Raman spectroscopy and XPS. The mechanism for individual dispersion of SWCNTs has also been proposed to understand the role of polymeric dispersants. The individually dispersed SWCNTs preserving the own length and surface structure have potential for electrical devices, in particular transparent conductive films (TCFs). TCFs were fabricated and evaluated for flexible touch panel screen

(A) study of pulsed ICP, CCP etch process and pulse plasma diagnostics for highly selective etching

Yang, Kyungchae Sungkyunkwan university 2019 국내박사

As the device dimension continues to shrink, precise etching technology is required. Especially, due to the decrease of critical dimensions (CD) below the resolution of photolithography, to fabricate the extremely narrow patterns for dynamic random-access memory (DRAM), 3D NAND flash memory devices, logic devices, etc., multiple patterning technologies such as double patterning technology (DPT) and quadruple patterning technology (QPT) are being applied. In addition, for highly selective etching processes over mask materials and underlayers are required in many other applications for the nanometer scale etching with a high aspect ratio. In recent years, various pulsed plasmas have been introduced for the etching of fine patterns in semiconductor industry. In fact, in pulsed plasmas, there are numerous modes of operation by controlling pulse parameters such as duty ratio, pulse frequency, pulse phase between source power pulse and bias power pulsing for multiple pulsing, multiple frequencies, etc. Depending on the combination of the pulse parameters, the plasma parameter distribution and plasma chemistry are repeatedly changed instantaneously as a function of time and they react with material surfaces for etching. Therefore, even though it is generally known that the pulsed plasma etching is beneficial for nanoscale etching due to high etch selectivity and highly anisotropic etch profiles, the detailed change in plasma chemistry and the fundamental plasma-surface interactions that lead to etching and/or deposition for highly selective etching in the pulse plasmas are poorly understood. In this thesis, the effect of various pulsed plasma characteristics has been investigated using pulsed inductively coupled plasma (ICP) and capacitively coupled plasma (CCP) etcher. In the etching of spin-transfer torque magnetic random-access memory (STT-MRAM): We applied the pulsed-bias power to increase the volatility of etch residue during pulse-off time while the 13.56 MHz rf source power is continuously applied in the ICP system. In this work, the effect of pulse-biased inductively coupled plasma (ICP) etching process operated at 400 kHz-13.56 MHz, which can potentially have a significant effect on the control of the ion energy distribution with which ions bombard surfaces. In the etching of DRAM: The capacitively coupled plasma (CCP) system was operated with synchronous pulsed plasma and embedded pulse plasma was studied. Especially, for nano-scale high aspect ratio contact (HARC) etching, we investigated SiO2 etching masked with amorphous carbon layer (ACL). In the etching of Patterning: In order to better understand the behavior taking place in the pulsed fluorocarbon plasma etch process and for better control of the critical pulse plasma parameters, we investigated the relation of fluorocarbon-based pulsed plasmas composed of CF4(CHF3)/O2/Ar gas mixtures to the etching of SiO2, Si3N4, SiON, SOH, and ACL by investigating process parameters and by analyzing the pulsed plasma parameters in variously pulsed ICPs using 27.12 MHz ICP source power and 13.56 MHz bias power. Through the mass spectrometry and optical emission spectroscopy, the dissociated species such as CF3, F, etc. related to materials etching and the species such as CF2, CHF2, etc. related to the surface polymerization preventing etching could be identified Therefore, in this thesis, it was confirmed that to satisfy the requirements of etch process optimization for many devices, controlling pulsed plasma parameters with complex gas mixtures is essential for controlling the plasma chemistry and plasma-surface interactions. DRAM, 3D NAND, Logic 등으로 대표되는 반도체 식각 공정의 경우 소자 미세화에 따른 재료적 한계 및 기술적 난이도의 증가로 식각 균일도 및 임계치수(critical dimension) 제어, 식각 선택도(etch selectivity) 및 식각 프로파일 확보, 전하축적, 식각 손상(etch damage: structural and electrical), 패턴 profile 왜곡 등의 문제가 지속적으로 대두 되고 있다. 또한 STT-MRAM 과 같은 new memory 의 개발로 나노미터급에서 새로운 물질의 식각 공정을 진행함에 있어 식각 공정의 난이도 및 공정 step 수도 지속적으로 증가하고 있다. 따라서 나노미터급의 미세공정에서 보다 향상된 식각 공정을 위해 다양한 식각 파라미터를 조절하여 이를 해결하는 문제는 메모리 분야의 축소화 요구에 대한 기술적 난관을 극복하고 경쟁력 향상을 위해 지속적으로 연구 개발되고 있다. 본 학위논문에서는 이러한 식각 공정의 높은 기술적 난이도를 극복하기 위한 advance etch 방법으로 pulse plasma 를 사용하여 공정 parameter 를 극대화 하여 STT-MRAM, DRAM, Pattering 공정에서 etch profile, etch selectivity 등의 식각 문제를 해결하였다. 또한 SEM, XPS, TEM을 통한 식각 특성 분석 뿐만 아니라 OES, Langmuir probe, PSM 등을 사용하여 식각 공정시 pulse parameter 조절에 따른 pulse plasma 에 대한 연구를 진행하여 pulsed etch process 에 대한 이해도 높이고자 하였다. 따라서 본 학위논문에서 연구된 pulsed low rf bias frequency 를 적용한 MTJ pattern 식각, Synchronous, Embedded pulse plasma 를 적용한 SiO2 hole pattern 식각, 낮은 duty ratio 를 적용한 Synchronous, Asynchronous pulse plasma 의 patterning 물질 식각 및 플라즈마 분석을 통해 각 물질에 따른 pulse plasma 의 공정 parameter 조절이 식각에 매우 중요한 영향을 미치는 것을 확인할 수 있었다. 따라서 DRAM, patterning, STT-MRAM 등의 다양한 반도체 식각 공정에 이용한 펄스 식각 기술은 현 식각 공정의 높은 기술적 난이도를 극복하기 위해 효과적으로 적용될 수 있는 매우 중요한 기술임을 확인할 수 있다.

고주파 PEALD를 이용한 고종횡비 트렌치 구조의 Void-Free Gap Fill을 위한 Bias Pulsing 효과

김근휘 성균관대학교 일반대학원 2025 국내석사

최근 반도체 소자가 미세화됨에 따라 대용량의 메모리와 작은 사이즈의 칩의 디바이스를 요구되며 이에 따른 반도체 구조가 변화되고 있다. 3D 구조로 변화되면서 high aspect ratio trench 패턴을 이용한 gap fill 공정의 중요성이 부각되고 있다. 그러나 높은 AR을 가지는 Gap fill에서는 여전히 Void, Seam과 같은 문제점이 해결되지 않고 있다. 이전 논문에서 Bias를 적용한 PEALD에서 이와 같은 문제를 해결하고자 하였다. High Frequency bias에서는 개선이 되었지만 Low Frequency bias에서는 Void, Seam이 여전히 문제점으로 남아있다. 따라서 본 연구는 상부에는 High Frequency Source, 하부에는 Bias Frequency에 pulse를 적용하여 Void, Seam이 없는 Gap fill 공정을 적용하였다. Bias duty ratio에 따라 Silicon oxide film의 특성의 차이는 없지만 duty ratio가 낮아질수록 이온이 고종횡비 트렌치의 bottom까지 도달하여 bottom부터 순차적으로 gap fill이 되어 Void, Seam이 감소하는 것을 확인 할 수 있었다.