RISS 학술연구정보서비스

검색
다국어 입력

http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.

변환된 중국어를 복사하여 사용하시면 됩니다.

예시)
  • 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
  • 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
닫기
    인기검색어 순위 펼치기

    RISS 인기검색어

      검색결과 좁혀 보기

      선택해제
      • 좁혀본 항목 보기순서

        • 원문유무
        • 원문제공처
          펼치기
        • 등재정보
        • 학술지명
          펼치기
        • 주제분류
          펼치기
        • 발행연도
          펼치기
        • 작성언어
        • 저자
          펼치기

      오늘 본 자료

      • 오늘 본 자료가 없습니다.
      더보기
      • 무료
      • 기관 내 무료
      • 유료
      • 2개의 곱항에서 공통인수를 이용한 논리 분해식 산출

        권오형,Kwon, Oh-Hyeong 한국컴퓨터산업학회 2006 컴퓨터産業敎育學會論文誌 Vol.7 No.4

        본 논문에서는 부울 분해식을 산출하기 위한 방법을 제시한다. SIS 1.2에서 사용되는 코커널 큐브 행렬은 코커널/커널들로부터 만들어지며, 이 행렬은 단지 대수 분해식만을 산출한다. 제안한 방법은 2개의 항에서 공통인수를 추출하고, 이들로부터 분해식 산출 행렬을 만들고 이로부터 부울 분해식을 산출하는 방법을 제안한다. A factorization is an extremely important part of multi-level logic synthesis. The number of literals in a factored form is a good estimate of the complexity of a logic function, and can be translated directly into the number of transistors required for implementation. Factored forms are described as either algebraic or Boolean, according to the trade-off between run-time and optimization. A Boolean factored form contains fewer number of literals than an algebraic factored form. In this paper, we present a new method for a Boolean factorization. The key idea is to identify two-cube Boolean subexpression pairs from given expression. Experimental results on various benchmark circuits show the improvements in literal counts over the algebraic factorization based on Bryton's co-kernel cube matrix.

      • 다변수 출력 함수에서 공통 논리식 추출

        권오형,Kwon, Oh-Hyeong 한국컴퓨터산업학회 2006 컴퓨터産業敎育學會論文誌 Vol.7 No.5

        본 논문에서는 여러 개의 출력단을 갖는 논리회로에서 공통식을 찾는 방법을 제안하였다. 각각의 출력단위로 2개의 큐브로 구성된 몫을 찾고, 이 몫들 간의 쌍을 이용해서 부울 공통식을 찾는 방법을 보였다. 실험 결과로 2개의 큐브만을 이용한 공통식 산출만으로 전체 논리회로의 크기를 줄이는 데 효과가 있음을 SIS1.2 결과와 비교하여 보였다. Extraction is tile most important step in global minimization. Its approache is to identify and extract subexpressions, which are multiple-cubes or single-cubes, common to two or more expressions which can be used to reduce the total number of literals in a Boolean network. Extraction is described as either algebraic or Boolean according to the trade-off between run-time and optimization. Boolean extraction is capable of providing better results, but difficulty in finding common Boolean divisors arises. In this paper, we present a new method for Boolean extraction to remove the difficulty. The key idea is to identify and extract two-cube Boolean subexpression pairs from each expression in a Boolean network. Experimental results show the improvements in the literal counts over the extraction in SIS for some benchmark circuits.

      • KCI등재

        2-큐브 제수와 보수에 의한 공통 논리식 산출

        권오형,오임걸,Kwon, Oh-Hyeong,Oh, Im-Geol 한국정보처리학회 2008 정보처리학회논문지 A Vol.15 No.1

        본 논문에서는 논리합성을 위한 공통식 추출 방법을 새롭게 제안한다. 제안하는 방법은 주어진 각 논리식들에서 2개의 큐브만으로 구성된 2-큐브 논리식 쌍을 추출한다. 2개의 큐브로 구성된 논리식 쌍들로부터 2-큐브 행렬을 만들고, 여기에 2-큐브 논리식의 보수를 추가하여 확장된 2-큐브 행렬과 압축 2-큐브 행렬을 만든다. 다음, 공통식 추출을 위해 압축 2-큐브 행렬을 분석한다. 그리디 방법(greedy method)에 의해 가장 많은 리터럴 개수를 줄일 수 있는 공통식을 선택한다. 실험결과 여러 벤치마크 회로에 대하여 제안한 방법을 논리회로 합성도구에 활용할 경우 기존 합성도구보다 리터럴 개수를 줄일 수 있음을 보였다. This paper presents a new Boolean extraction technique for logic synthesis. This method extracts two-cube Boolean subexpression pairs from each logic expression. It begins by creating two-cube array, which is extended and compressed with complements of two-cube Boolean subexpressions. Next, the compressed two-cube array is analyzed to extract common subexpressions for several logic expressions. The method is greedy and extracts the best common subexpression. Experimental results show the improvements in the literal counts over well-known logic synthesis tools for some benchmark circuits.

      • 확장된 2-큐브 행렬을 이용한 부울 분해식 산출

        권오형,오임걸,Kwon, Oh-Hyeong,Oh, Im-Geol 한국컴퓨터산업학회 2007 컴퓨터産業敎育學會論文誌 Vol.8 No.4

        분해식은 SOP 형태의 논리식들이 논리합과 논리곱으로 반복해서 표현된 논리식이다. 분해식을 산출하는 과정은 논리식 내에 있는 공통식을 찾아 인수분해를 반복하는 과정이다. 분해식의 형태에 따라 대수 분해식과 부울 분해식으로 구분되며, 리터럴 개수를 기준으로 부울 분해식이 대수 분해식보다 간략화된 형태를 갖는다. 본 논문은 부울 분해식 산출 방법을 제안한 것이다. 제안하는 방법은 주어진 논리식에서 2개의 큐브를 선택하여 제수/몫 쌍들을 산출한다. 이 때, 2개의 큐브로 구성된 몫에 공통인수를 남겨두어 확장 제수/몫 쌍들을 산출하고 후에 몫/몫 쌍들을 산출하도록 하였다. 산출된 제수/몫 쌍과 확장 제수/몫 쌍, 몫/몫 쌍들을 이용하여 부울 분해식 산출 을 위한 행렬을 산출하고, 행렬 커버링을 통해 부울 분해식을 산출하는 방법을 제시한다. A factored form is a sum of products of sums of products, ..., of arbitrary depth. Factoring is the process of deriving a parenthesized form with the smallest number of literals from a two-level form of a logic expression. The factored form is not unique and described as either algebraic or Boolean. A Boolean factored form contains fewer number of literals than an algebraic factored form. In this paper, we present a new method for a Boolean factorization. The key idea is to identify two-cube Boolean subexpressions from given two-level logic expression and to extract divisor/quotient pairs. Then, we derive extended divisor/quotient pairs, where their quotients are not cube-free, from the generated divisor/quotients pairs. We generate quotient/quotient pairs from divisor/quotient pairs and extended divisor/quotient pairs. Using the pairs, we make a matrix to generate Boolean factored form based on a technique of rectangle covering.

      • KCI등재

        항추가 및 보정을 적용한 대입에 의한 논리식 간략화

        권오형(Oh-Hyeong Kwon) 한국산학기술학회 2017 한국산학기술학회논문지 Vol.18 No.8

        2개 논리식에 대해서 어떤 논리식 F의 일부가 다른 논리식 G 전체를 포함하고 있을 때, 논리식 F의 일부분을 논리식 G로 대치한 식을 대입식이라고 한다. 논리식 사이에 대입 관계가 성립되면 전체 논리식에 사용된 리터럴 개수를 대폭 줄일 수 있는 장점이 있으나, 대입 관계가 성립하지 않는 경우 대입식으로부터 얻을 수 있는 간략화 효과가 없게 되어 상대적으로 리터럴 개수를 줄이는 효과가 줄어들게 된다. 지금까지의 연구들이 주어진 논리식들 자체에 대해서 논리식들 사이의 대입 관계를 찾고, 대입이 가능하면 대입식을 산출하기 위한 방법을 제안하였는데, 본 논문에서는 논리식들 사이에 대입식이 만들어지도록 필요한 항을 추가하고, 다시 추가된 항들에 대한 보정을 통해 대입식을 산출하는 논리합성 방법을 제안한다. 최적화하고자 하는 2개의 논리식들로부터 항추가를 위한 행렬을 만들고, 행렬에서 항이 추가 가능한 묶음 찾고 추가된 항에 대해 보정을 하여 대입식이 완성된다. 실험결과 여러 벤치마크 회로에 대하여 제안한 방법이 기존 합성도구보다 리터럴 개수를 줄일 수 있음을 보였다. For two given logical expressions and, when expression contains the same part of the logical expression as expression, substituting for thatpart of expression is called a substituted logic expression. If asubstituted relation is established between the logical expressions, there is an advantage in that the number of literals used in the whole logical expression can be greatly reduced. However, if the substituted relation is not established, there is no simplification effect obtained from the substituted expression. Previous methods proposed a way to find substituted relations between logical expressions for the given logical expressions themselves, and to calculate substituted expressions if only substitution is possible. In this paper, a new method for performing substitution with addition and revision of logic terms is proposed in order to perform substitution, even though there is no substituted relation between two logic expressions. The proposed method is efficiently implemented using a matrix that finds terms to be added. Then, by covering the matrix thathas added terms, substituted logic expressions are found. Experiment results show that the proposed method for several benchmark circuits can reduce the number of literals, compared to existing synthesis tools.

      • KCI등재

        해밍거리가 3인 큐브를 활용한 공통식 추출

        권오형 ( Oh-hyeong Kwon ) 한국컴퓨터교육학회 2017 컴퓨터교육학회 논문지 Vol.20 No.4

        논리회로 심화학습에 사용할 수 있는 논리식 간략화 도구로 활용하고 더 나아가 반도체 부품 최적화를 위한 설계자동화 도구로 활용할 수 있는 도구를 제안한 것이다. 본 논문에서 제시하는 논리식 간략화 방법은 여러 논리식에 존재하는 공통부분을 찾아 반복 사용을 줄이는 것이다. 최종적으로 전체 논리식에 사용된 리터럴 개수를 최소화하는 것을 목표로 한다. 이 전의 연구들이 나눗셈 원리를 이용해서 공통식을 찾았기 때문에 논리식에 내재한 공통식을 산출하는 데는 실패하였다. 본 논문에서 제안하는 방법은 논리식들 사이에 내재된 공통식을 찾도록 해밍거리가 3인 큐브들을 이용하였다. 벤치마크 회로를 이용한 실험을 통해 타 방법들과 간략화 정도를 비교했을 때, 제안한 방법으로 최대 47% 정도의 리터럴 개수를 줄이는 효과를 보였다. This paper proposes a tool that can be used as a logical expression simplification tool that can be used for deepening learning of logic circuits and further utilized as a design automation tool for optimizing semiconductor parts. The simplification method of logical expressions proposed in this paper is to find common subexpressions existing in various logical expressions and reduce the repetitive use. Finally, the goal is to minimize the number of literals used in all logical expressions. These previous studies failed to produce a common subexpression embedded in the logical expressions because they only use division principle. The proposed method uses cubes with a Hamming distance of 3 to find the common subexpression embedded between logical expressions. Experiments using benchmark circuits show that the proposed method reduces the number of literals by as much as 47% when comparing simplifications with other methods.

      • KCI등재

        부울 분해식 산출 방법

        권오형(Oh-Hyeong Kwon) 한국산업융합학회 2000 한국산업융합학회 논문집 Vol.3 No.1

        A factorization is an extremely important part of multi-level logic synthesis. The number of literals in a factored form is a good estimate of the complexity of a logic function. and can be translated directly into the number of transistors required for implementation. Factored forms are described as either algebraic or Boolean, according to the trade-off between run-time and optimization. A Boolean factored form contains fewer number of literals than an algebraic factored form. In this paper, we present a new method for a Boolean factorization. The key idea is to build an extended co-kernel cube matrix using co-kernel/kernel pairs and kernel/kernel pairs together. The extended co-kernel cube matrix makes it possible to yield a Boolean factored form. We also propose a heuristic method for covering of the cxtcnded co-kernel cube matrix. Experimental results on various benchmark circuits show the improvements in literal counts over the algebraic factorization based on Brayton's co-kernel cube matrix.<br/>

      • KCI등재

        2-큐브 비커널을 이용한 부울 분해식 산출

        권오형(Kwon, Oh-Hyeong),전병태(Chun, Byung-Tae) 한국산학기술학회 2010 한국산학기술학회논문지 Vol.11 No.11

        분해식 산출은 다단 논리식 산출에 매우 중요한 부분을 담당한다. 분해식의 리터럴 개수는 논리함수의 복잡 도를 나타내는 기준이 되며, 또한 논리식을 회로로 구현할 경우 리터럴의 개수는 트랜지스터의 개수와 비례하게 된 다. 분해식을 산출하는 수행시간과 최적화의 적정성을 맞추기 위해 분해식은 대수 분해식과 부울 분해식 산출로 구분 하며, 부울 분해식이 대수 분해식보다 적은 리터럴 개수로 같은 논리식을 표현할 수 있다. 본 논문에서는 부울 분해 식을 산출하기 위한 방법을 제시한다. 제안하는 핵심 방법은 2개의 2-큐브 비커널을 이용하여 이들의 곱을 구하여 부 울 분해식을 산출하는 것이다. 벤치마크 회로를 통한 실험 결과 이전의 다른 분해식 산출 방법들보다 리터럴 개수를 줄일 수 있었다. A factorization is a very important part of multi-level logic synthesis. The number of literals in a factored form is an estimate of the complexity of a logic function, and can be translated directly into the number of transistors required for implementation. Factored forms are described as either algebraic or Boolean, according to the trade-off between run-time and optimization. A Boolean factored form contains fewer number of literals than an algebraic factored form. In this paper, we present a new method for a Boolean factorization. The key idea is to identify two-cube nonkernel Boolean pairs from given expression. Experimental results on various benchmark circuits show the improvements in literal counts over previous other factorization methods.

      • KCI등재

        ePTFE 인공혈관에 대한 파클리탁셀의 코팅 및 방출거동

        권오형(Oh Hyeong Kwon),임순용(Soon Yong Lim),김철주(Cheol Joo Kim),김은진(Eun Jin Kim),권오경(Oh Kyoung Kwon) 한국고분자학회 2012 폴리머 Vol.36 No.3

        본 연구에서는 혈액투석 시 필요한 혈관접근통로로 활용되는 expanded poly(tetrafluoro ethylene)(ePTFE) 인 공혈관을 표면 개질하였다. 생분해성 합성고분자인 poly(D,L-lactide-co-glycolide)(PLGA)와 함께 항암제로서 뿐만 아니라 항증식제제로서 널리 쓰이고 있는 파클리탁셀을 인공혈관 표면에 코팅함으로써 PLGA가 생분해됨에 따라 파 클리탁셀을 서방할 수 있도록 고안하였다. 인공혈관의 다공구조 특성을 유지하면서 인공혈관 표면에 1.96 mg/cm2의 PLGA가 코팅되었음을 ATR-FTIR을 통해 확인하였다. 또한 0.263 mg/cm2의 파클리탁셀이 인공혈관에 코팅되었음을 HPLC로 확인하였다. PLGA를 코팅함으로써 인공혈관의 모듈러스는 감소하였으나 인장강도는 향상되었다. 약물방출 실험 결과 PLGA의 생분해거동에 동반하여 코팅된 파클리탁셀의 약 35%가 28일 동안 지속적으로 방출되었다. 이러한 지속적인 파클리탁셀의 방출은 장기간에 걸쳐 신내막 과형성증을 억제하여 혈관의 개존율을 향상시킬 것으로 기대된다. In this study, expanded poly(tetrafluoro ethylene) (ePTFE) graft was modified to be used as a hemodialysis vascular access. Biodegradable poly(D,L-lactide-co-glycolide) (PLGA) was coated onto the inner surface of ePTFE graft with paclitaxel, which is often used as an anti-cancer agent and for reducing neointimal hyperplasia. Surface characterization before and after PLGA coating was carried out by SEM and ATR-FTIR. Porous sturcture of ePTFE was maintained after coating of PLGA solution. The amounts of coated PLGA and paclitaxel determined by ATRFTIR and HPLC were 1.96 and 0.263 mg/cm2, respectively. Young`s modulus was decreased and tensile strength was increased by PLGA coating. Released paclitaxel as a function of incubation time was monitored by HPLC. Approximately 35% of coated paclitaxel was released steadily for 4 weeks with the biodegradation of PLGA. From these results, it is expected that the effect of paclitaxel on reducing neointimal hyperplasia and stenosis is maintained for a long time.

      연관 검색어 추천

      이 검색어로 많이 본 자료

      활용도 높은 자료

      해외이동버튼