http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
LOSIM : VLSI의 설계검증을 위한 논리 시뮬레이션 프로그램
강민섭,이철동,유영욱,Kang, Min-Sup,Lee, Chul-Dong,Yu, Young-Uk 대한전자공학회 1989 전자공학회논문지 Vol. No.
본 논문은 mixed level에서 VLSI회로의 논리설계를 검증하기 위한 논리 레벨 시뮬레이터인 LOSM(LOgic SIMulatos)에 대해서 논의한다. 본논문에서는 8개의 신호값과 2개의 신호강도를 이용하여 일반소자, 기능소자, transmission게이트 그리고 tri-state 게이트의 경우 종래의 시뮬레이터$^{[5~6,9]}$보다 정확한 결과를 얻을 수 있는 모델링 방법을 제안한다. LOSIM은 rise delay와 fall delay를 사용하여 주어진 회로에 대한 타이밍 분석과 hazard 분석이 가능하다. Hazard분석 및 검출은 5상태의 신호값과 time queue를 이용한 scheduled time을 이용한다. 개발된 알고리듬은 SUN-3/160 워크그테이션상에서 C-언어를 사용하여 구현되었으며, 정적 RAM셀과 비동기 회로에 대해서 프로그램의 동작 예재로 하였다. The simulator described here-LOSIM(LOgic SIMulator)-was developed to verify the logic design for VLSI(Very Large Scale Integrated) circuits at mixed level. In this paper, we present a modeling approach to obtain more accurate results than conventional logic simulators [5-6,9] for general elements, functional elements, transmission gates and tri-state gates using eight signal values and two gignal strengths. LOSIM has the capability which can perform timing and hazard analysis by using assignable rise and fall delays. We also prosent an efficient algorithm to accurately detectdynamic and static hazards which may be caused by the circuit delays. Our approach is based on five logic values and the scheduled time. LOSIM has been implemented on a UN-3/160 workstation running Berkeley 4.2 UNIX, and the program is written in C language. Static RAM cell and asynchronous circuit are illustrated as an example.
A Time and Space Efficient Algorithm for VLSI Geometrical Rule Checking
정자춘,신성용,이현찬,이철동,유영욱,Jeong, Ja-Choon,Shin, Sung-Yong,Lee, Hyun-Chan,Lee, Chul-Dong,Yu, Young-Uk 대한전자공학회 1989 전자공학회논문지 Vol. No.
기하학적인 마스크 설계도면에서 최소폭/간격을 효과적으로 검증하기 위한 새로운 알고리듬을 제안한다. 제안된 알고리듬은 영역탐색문제를 평면소인법을 사용하여 순서적으로 해결하고 있다. 이 알고리듬은 O(n log n)의 시간복잡도를 가지는데, 모든 최소폭/간격의 위반을 보고하는 문제에 있어서 시간복잡도의 lower bound가 ${\Omega}$(n log n)이기때문에 이론적으로 최적이다. 여기서, n은 마스크 패턴에서의 edge의 총 수 이다. 그리고, O($n^{0.5}$)의 공간복잡도를 가지므로 실제적으로 매우 빠르다. 그리고 종래의 알고리듬에 비해 간단하므로 이해하기 용이하고 구현하기가 편리한 장점이 있다. 이 알고리듬은 VAX8650 컴퓨터에서 C-언어로 구현되었으며 직교영역에서 25만개의 정점 데이타에 대해서 116.7초내에 처리했다. A new algorithm is presented which efficiently reports minimum width/space violation in a geometric mask pattern. The proposed algorithm solves a sequence of range search problems by employing a plane sweep method. The algorithm runs in O(n log n) time, where n is the number of edges in a mask pattern. Since a lower bound in time conplexity for reporting all minimum width/space violations is ${\Omega}$ (n log n), this algorithm is theoretically optimal within a constant multiplicaive factor. It requires O($n^{0.5}$) space which is very efficient in practice. Moreover, this algorithm, we believe, is easy to implement and practically fast (116.7 seconds for a rectilinear region with 250000 vertices ar VAX 8650.)
강민섭(Min-Sup Kang),이철동(Chul-Dong Lee),유영욱(Young-Uk Yu) 한국정보과학회 1987 한국정보과학회 학술발표논문집 Vol.14 No.2
본 논문은 게이트 레벨 및 트랜지스터 레벨의 회로를 효과적으로 시뮬레이션할 수 있는 프로그램에 관한 것이다. 시뮬레이션 알고리즘은 selective trace와 event-driven 방식을 이용한다. 여기에서는 8상태 (0, U, 1, D, X, Z0, Z1, ZX)의 신호모델을 사용하여, 게이트 레벨의 경우 종래의 시뮬레이터[8]보다 정확한 결과 (10개의 신호변화가 추가됨)을 얻을 수 있도록 하였으며, 고 임피던스 상태에서도 tri-state 게이트와 transmission (단방향, 양방향) 게이트를 효과적으로 시뮬레이션할 수 있는 모델을 제안한다. 제안된 알고리즘은 C 언어로 프로그램하여 VAX/8650 상에서 실현시키므로서 실용성을 입증하였다.
우선탐색목을 사용한 O(n log n) 회로추출 알고리즘
정자춘(Ja-Choon Jeong),이철동(Chul-Dong Lee),유영욱(Young-Uk Yu) 한국정보과학회 1987 한국정보과학회 학술발표논문집 Vol.14 No.2
본 논문에서는 마스크 패턴 데이타로부터 회로추출을 위한 효율적인 알고리즘을 제안하고 있다. 추출되는 성분은 트랜지스터와 그들 사이의 연결에 관한 정보이다. 2차원 평면의 아트웍 데이타 처리를 위해서 평면소인법(Plane Sweep Method)를 사용했으며, 그의 데이타 구조로서 우선탐색목(Priority Search Tree)를 이용하였다. 이 알고리즘은 전체의 칩에 대해서 회로추출을 O(n log n)의 시간복잡도내에 수행한다. 여기서, n은 입력으로 되는 평면상의 도형의 정점의 수이다.