IT혁명과 표준화

박재하,Park, Jae-Ha 한국정보통신기술협회 2007 TTA저널 Vol.110 No.-

단신;[Co(S-metamp)(amp)]($CIO_4)_2$ 착물의 합성과 성질;(S-metemp=4(S)-1-(2-pyridyl)-3-oxo-4-aza-7-thiaoctane)

박재하,최재훈,이배욱,도명기,Park, Jae Ha,Choe, Jae Hun,Lee, Bae Wook,Doh, Myung Ki 대한화학회 2001 대한화학회지 Vol.45 No.1

폴리비닐알콜/히드록시아파타이트 동결융해 젤의 납 이온 흡착제거 특성 연구

박재하,민병길,Park, Jae-Ha,Min, Byung Gil 한국섬유공학회 2012 한국섬유공학회지 Vol.49 No.5

A new adsorbent for removing heavy metal lead ions from wastewater, poly(vinyl alcohol)/hydroxyapatite (PVA/HAp) composite cryogel, has been investigated. The PVA/HAp cryogel was prepared through a clean process by using water and freeze-thawing. The PVA/HAp cryogel is provided with interconnected macropores varying from 0.1 um to several um and well dispersed and immobilized HAp in cryogel. Continuous column tests of lead ion sorption were carried out to test the sorption ability of PVA/HAp cryogel. Moreover, it was found that the porosity of the cryogels was increased by adding water-soluble poly(vinyl pyrrolidone) (PVP) followed by its extraction after cryogellation. The maximum sorption capacity of the cryogels was 69 mg/g HAp for the cryogel having 20 wt% of HAp based on PVA. On the other hand, the maximum capacity was increased to 108 mg/g HAp when 15 wt% PVP based on PVA was added and extracted due to the increase of the effective HAp amount exposed to the aqueous lead ion.

해상 워게임 방법에 관한 연구

박재하,Park Chae-Ha 한국국방경영분석학회 1976 한국국방경영분석학회지 Vol.2 No.1

The goal of tactical war-gaming is to create an environment for two opposing teams allowing them to make tactical decisions that would correlate with the decision which they would make under the same circumstances while at sea. Therefore the real time war-gaming methodology should be developed to achieve the goal of tactical war-gaming. Surface to surface engagement models for the real time war-gaming such as maneuvering, tracking and damage assessment models were discussed in this paper. Concurrently system flow diagram to aid war-gaming effort was suggested in appendix.

UHD 영상을 위한 고성능 HEVC 디블록킹 필터 설계

박재하,류광기,Park, Jaeha,Ryoo, Kwangki 한국정보통신학회 2015 한국정보통신학회논문지 Vol.19 No.1

본 논문에서는 UHD(Ultra High Definition) 영상을 위한 고성능 HEVC(High Efficiency Video Coding) 디블록킹 필터 하드웨어 구조를 제안한다. 제안하는 하드웨어 구조는 필터링 수행시간 단축을 위해 두 개의 필터로 구성된 4단 파이프라인 구조를 가지며 경계강도 모듈을 병렬 구조로 설계하였다. 또한 저전력 하드웨어 구조를 위해 파이프라인의 단계를 클록 게이팅으로 설계하였고, 파이프라인 과정에서 단일 포트 SRAM에 접근할 때 발생하는 해저드 문제를 해결하기 위해 분할된 메모리 구조로 설계하였다. 전처리 단계에서 단일 포트 SRAM에 데이터를 저장할 때 발생하는 지연시간을 감소하기 위해 새로운 필터링 순서를 제안하였다. 본 논문에서 제안하는 디블록킹 필터 하드웨어 구조는 Verilog HDL로 설계 하였으며, TSMC 0.18um CMOS 표준 셀 라이브러리를 이용하여 합성한 결과 22k 개의 로직 게이트로 구현되었다. 또한, 동작 주파수는 150MHz에서 UHD급 8K 해상도인 $7680{\times}4320@60fps$ 처리가 가능하고 최대 동작 주파수는 285MHz이다. 제안하는 하드웨어 구조의 기본 처리단위 당 사이클 수를 비교 분석한 결과, 처리율이 기존 구조 대비 32% 향상된 결과를 얻었다. This paper proposes a hardware architecture for high performance Deblocking filter(DBF) in High Efficiency Video Coding for UHD(Ultra High Definition) videos. This proposed hardware architecture which has less processing time has a 4-stage pipelined architecture with two filters and parallel boundary strength module. Also, the proposed filter can be used in low-voltage design by using clock gating architecture in 4-stage pipeline. The segmented memory architecture solves the hazard issue that arises when single port SRAM is accessed. The proposed order of filtering shortens the delay time that arises when storing data into the single port SRAM at the pre-processing stage. The DBF hardware proposed in this paper was designed with Verilog HDL, and was implemented with 22k logic gates as a result of synthesis using TSMC 0.18um CMOS standard cell library. Furthermore, the dynamic frequency can process UHD 8k($7680{\times}4320$) samples@60fps using a frequency of 150MHz with an 8K resolution and maximum dynamic frequency is 285MHz. Result from analysis shows that the proposed DBF hardware architecture operation cycle for one process coding unit has improved by 32% over the previous one.

음향방출 파형 파라미터 필터링 기법을 이용한 실시간 음원 분류

조승현(Seung Hyun Cho),박재하(Jae Ha Park),안봉영(Bongyoung Ahn) 한국비파괴검사학회 2011 한국비파괴검사학회지 Vol.31 No.2

음향방출기법은 대형 구조물의 구조건전성감시(SHM)를 위한 매우 효율적인 방법이지만, 롤러코스터 지지구조물처럼 승용물의 운행으로 인한 매우 큰 잡음이 일상적으로 존재하는 경우에는 균열 진전 신호만을 분류하여 실시간 감시를 수행하기가 쉽지 않다. 이와 같은 문제의 해결을 위해 본 연구에서는 실시간으로 음원의 분류가 가능한 파형 파라미터 필터링 기법을 제안하였다. 파형 파라미터 필터링 기법은 음향방출 신호의 파형 파라미터를 이용하여 음향방출 히트를 사전에 필터링함으로써 실시간으로 감시하고자 하는 대상 음원만을 분류해내는데 매우 유리한 점이 있다. 다양한 음원에 대해 음향방출 파형 파라미터를 측정 및 분석하여 제안한 기법의 타당성을 살펴보았다. 또한, 파형 파라미터 필터가 내장된 음향 방출 시스템을 구축하고 이를 실제 롤러코스터 지지구조물에 적용하여 실시간 균열진전 감시를 위한 가능성을 타진하였다. The acoustic emission(AE) technique is a well established method to carry out structural health monitoring(SHM) of large structures. However, the real-time monitoring of the crack growth in the roller coaster support structures is not easy since the vehicle operation produces very large noise as well as crack growth. In this investigation, we present the waveform parameter filtering method to classify acoustic sources in real-time. This method filtrates only the AE hits by the target acoustic source as passing hits in a specific parameter band. According to various acoustic sources, the waveform parameters were measured and analyzed to verify the present filtering method. Also, the AE system employing the waveform parameter filter was manufactured and applied to the roller coaster support structure in an actual amusement park.

박판 레이저 용접부 결함 탐상을 위한 유도초음파 집속 전자기음향 트랜스듀서

박재하(Jae-Ha Park),조승현(Seung Hyun Cho),지봉규(Bonggyu Ji) 한국비파괴검사학회 2018 한국비파괴검사학회지 Vol.38 No.3

유도초음파 탐상은 기존의 체적파를 이용한 비파괴검사 방법에 비해 정밀도가 떨어지는 것으로 알려져 있으나, 얇은 판재 또는 배관 구조물에서 기존 체적 초음파 기법의 한계로 인하여 유도초음파의 적용성이 확대되어왔다. 하지만 판재 두께 전체에 대한 검사가 가능하다는 장점에도 불구하고, 기존의 접촉식 탐촉자를 이용한 유도초음파 탐상은 접근성과 접촉 문제 등으로 인하여 검사 결과의 신뢰성에 문제가 되어 왔다. 반면 비접촉식 전자기음향 트랜스듀서를 이용한 기술은 위의 문제를 극복할 수 있으나, 압전 소자에 비해 초음파 변환 성능이 저하된다는 점에서 적용성이 낮다. 따라서 본 연구에서는 박판 용접부와 같은 국부영역의 진단을 위해서 전자기음향 트랜스듀서를 이용한 유도초음파 집속 기술을 제안하였다. 코일의 형태와 패턴에 따른 집속 효과를 수치해석적으로 확인하고, 철강 박판에서 전파하는 유도초음파의 면외 변위를 측정함으로써 집속 효과를 검증하였다. 제안한 기법의 타당성을 검증하기 위해 집속 유도초음파 전자기음향 트랜스듀서를 설계/제작하고, 유도초음파 탐상 시험을 통해 집속 영역에서 에너지 밀도가 높은 음장 분포를 확인하였다. 결과적으로, 레이저 용접부에서 결함을 검출함으로써 제안한 집속 유도초음파 전자기음향 트랜스듀서의 성능을 검증하였다. Guided wave testing (GWT) has lower accuracy than bulk wave testing; however, it has been adopted for thin plates and cylindrical structures owing to the limitations of conventional ultrasonic testing (UT) for these applications. Even though contact-probe-based GWT can inspect the full thickness of plate-like structures, it can introduce uncertainties in manual ultrasonic testing because of accessibility and contact issues between the probe and the specimen. The electromagnetic acoustic transducer (EMAT) GWT, which is a non-contact technique, can overcome such problems; however, its application for inspection can be difficult owing to its low transduction efficiency compared to contact probes such as those using piezoelectric elements. Therefore, this paper proposes guided wave focusing using EMAT for local damage inspection of welds in thin metallic sheets. The focusing effect of the coil shape and pattern was identified by numerical analysis results, and verified by detecting the out-of-plane displacement of the guided waves propagated in a thin steel plate. To verify the validity of proposed technique, a guided wave focusing EMAT was designed and fabricated, and the distribution of acoustic fields with high energy density in the focusing area was identified. Consequently, the performance of the proposed guided wave focusing EMAT was verified by detecting the machining defects on the laser welding area.

학술구두세션 : C6 ; C6.1 : 부분배치법을 활용한 울금 분말 첨가 우유식빵의 관능적 영향 인자 탐색

박재하 ( Jae Ha Park ) 한국품질경영학회 2014 한국품질경영학회 학술대회 Vol.2014 No.1

고해상도 영상 처리를 위한 HEVC 디블록킹 필터의 ASIC 설계

박재하(Jae-Ha Park),박승용(Seung-Yong Park),류광기(Kwang-Ki Ryoo) 한국산학기술학회 2014 한국산학기술학회 학술대회 Vol.- No.-

본 논문에서는 고해상도 영상처리를 위한 HEVC(High Efficiency Video Coding) 디블록킹 필터의 ASIC(Application Specific Integrated Circuit) 설계 구조를 제안한다. 제안하는 하드웨어 구조는 고성능 HEVC의 필터링 수행시간 단축을 위해 4단 파이프라인 구조를 가지며, 두 개의 필터로 설계하였다. 또한 수행 사이클 수를 감소시키기 위해 수행 사이클이 비교적 많은 경계강도모듈을 병렬적으로 설계하였다. 전처리 단계에서 단일 포트 SRAM에 데이터를 저장할 때 발생하는 지연시간을 감소시키기 위해 새로운 필터링 순서를 제안하였고, 단일 포트 SRAM을 접근하면서 발생하는 해저드 문제를 해결하기 위해 분할된 메모리 구조로 설계하였다. 저전력 하드웨어 구조를 위해 4단 파이프라인의 각 단계를 클록 게이팅 구조로 설계하였다. 본 논문에서 제안하는 디블록킹 필터 하드웨어는 Verilog HDL로 설계 하였으며, TSMC 0.18um CMOS 표준 셀 라이브러리를 이용하여 합성한 결과 22k개의 로직 게이트로 구현되었다. 또한, 동작 주파수는 150MHz에서 8K 해상도인 7680×4320@60 처리가 가능하고 최대 동작 주파수는 285MHz이다.

제1장 거시경제 및 금융환경 : 최근 금융시장 자금흐름과 향후 정책방향

박재하 ( Park Jae Ha ) 한국금융연구원 2003 기타보고서 Vol.2004 No.3