RISS 학술연구정보서비스

검색
다국어 입력

http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.

변환된 중국어를 복사하여 사용하시면 됩니다.

예시)
  • 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
  • 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
닫기
    인기검색어 순위 펼치기

    RISS 인기검색어

      검색결과 좁혀 보기

      선택해제

      오늘 본 자료

      • 오늘 본 자료가 없습니다.
      더보기
      • 무료
      • 기관 내 무료
      • 유료
      • KCI등재

        회로 시뮬레이션을 위한 단일전자 트랜지스터의 과도전류 모델링

        유윤섭,金相勳 대한전자공학회 2003 電子工學會論文誌-SD (Semiconductor and devices) Vol.40 No.4

        In this study, a regime where independent treatment of SETs in transient simulations is valid has been identified quantitatively. It is found that as in the steady-state case, each SET can be treated independently even in the transient case when the interconnection capacitance is large enough. However, the value of the load capacitance CL of the interconnections for the independent treatment of SETs is approximately 10 times larger than that of the steady state case. A compact SET transient model is developed for transient circuit simulation by SPICE. The developed model is based on a linearized equivalent circuit and the solution of master equation is done by the programming capabilities of the SmartSpice. Exact delineation of several simulation time scales and the physics-based compact model make it possible to accurately simulate hybrid circuits in the time scales down to several tens of pico seconds. The simulation time is also shown to depend on the complexity level of the transient model. 본 논문에서는 과도상태 회로 시뮬레이션에서 각각의 단일전자 트랜지스터 (Single electron transistor: SET)가 독립적으로 다루어질 수 있는 영역을 체계적으로 조사했다. Interconnection 정전용량이 충분히 큰 회로의 과도상태 시뮬레이션에서도 정상상태 경우와 마찬가지로 각각의 SET가 독립적으로 다뤄질 수 있음을 찾았다. 그러나, 각각의 SET들이 서로 독립적으로 다뤄질 수 있는 interconnection의 부하정전용량은 정상상태보다 약 10배 정도 크다. 이런 조건에서 SPICE에 적용 가능한 단일전자 트랜지스터 (Single electron transistor: SET)의 과도상태 compact 모델을 제시한다. 이 모델은 SPICE main routine의 admittance 행렬과 전류 행렬 구성 요소를 효율적으로 만들기 위해 새롭게 개발된 등가회로 접근방식에 기초한다. 과도상태 모델은 전자우물 안의 전자 개수를 정확히 계산하기 위해서 시변 master 방정식 solver를 각각 포함한다. 이 모델을 이용해서 단일전자 회로 및 단일전자 소자/회로와 CMOS 회로가 결합한 SET/CMOS hybrid 회로를 성공적으로 계산했다. SPICE에 적용된 기존의 시뮬레이터의 결과와 비교해서 상당히 일치하며 CPU 계산 시간도 더 짧아짐을 보인다.

      • KCI등재후보

        폴전압을 이용한 SVPWM 인버터의 과변조 기법

        韓大雄,金相勳 전력전자학회 2002 전력전자학회 논문지 Vol.7 No.2

        In this paper, a novel overmodulation strategy for space-vector PWM(SVPWM) inverters to utilize dc link voltage fully is presented. The proposed strategy uses the concept of SVPWM based on the zero sequence signal(offset voltage) injection principle. So, by modifying the pole voltage simply, the linear control of inverter output voltage over the whole overmodulation range can be achieved easily. The proposed strategy is so simple that its practical implementation is easy. The validity of the proposed strategy is confirmed by the experimental results. 본 논문에서는 공간벡터 PWM(SVPWM) 인버터에서 직류단 전압을 최대로 이용하기 위한 새로운 과변조 기법을 제안한다. 제안된 기법은 영-시퀀스 신호인 옵셋 전압 주입 원리에 근거한 SVPWM의 개념을 사용하였다. 제안된 과변조 기법에서는 폴전압을 간단히 수정함으로써 과변조 영역 전반에 걸쳐 인버터의 출력전압을 선형적으로 제어할 수 있게 하였다. 제안된 기법은 시뮬레이션과 실험을 통하여 그 타당성을 확인하였다.

      연관 검색어 추천

      이 검색어로 많이 본 자료

      활용도 높은 자료

      해외이동버튼