RISS 학술연구정보서비스

검색
다국어 입력

http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.

변환된 중국어를 복사하여 사용하시면 됩니다.

예시)
  • 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
  • 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
닫기
    인기검색어 순위 펼치기

    RISS 인기검색어

      검색결과 좁혀 보기

      선택해제
      • 좁혀본 항목 보기순서

        • 원문유무
        • 원문제공처
          펼치기
        • 등재정보
        • 학술지명
          펼치기
        • 주제분류
          펼치기
        • 발행연도
          펼치기
        • 작성언어
        • 저자
          펼치기

      오늘 본 자료

      • 오늘 본 자료가 없습니다.
      더보기
      • 무료
      • 기관 내 무료
      • 유료
      • KCI등재

        플로어플랜 기법에 따른 3차원 멀티코어 프로세서의 성능, 전력효율성, 온도 분석

        최홍준,손동오,김종면,김철홍,Choi, Hong-Jun,Son, Dong-Oh,Kim, Jong-Myon,Kim, Cheol-Hong 한국정보처리학회 2010 정보처리학회논문지 A Vol.17 No.6

        공정기술 발달로 인해 칩 내부 집적도가 크게 증가하면서 내부 연결망이 멀티코어 프로세서의 성능 향상을 제약하는 주된 원인이 되고 있다. 내부 연결망에서의 지연시간으로 인한 프로세서 성능 저하 문제를 해결하기 위한 방안 중 하나로 3차원 적층 구조 설계 기법이 최신 멀티코어 프로세서를 설계하는데 있어서 큰 주목을 받고 있다. 3차원 적층 구조 멀티코어 프로세서는 코어들이 수직으로 쌓이고 각기 다른 층의 코어들은 TSV(Through-Silicon Via)를 통해 상호 연결되는 구성으로 설계된다. 2차원 구조 멀티코어 프로세서에 비해 3차원 적층 구조 멀티코어 프로세서는 내부 연결망의 길이를 감소시킴으로 인해 성능 향상과 전력소모 감소라는 장점을 가진다. 하지만, 이러한 장점에도 불구하고 3차원 적층 구조 설계 기술은 증가된 전력 밀도로 인해 발생하는 프로세서 내부 온도 상승에 대한 적절한 해결책이 마련되지 않는다면 실제로는 멀티코어 프로세서 설계에 적용되기 어렵다는 한계를 지니고 있다. 본 논문에서는 3차원 멀티코어 프로세서를 설계하는데 있어서 온도 상승 문제를 해결하기 위한 방안 중 하나인 플로어플랜 기법을 다양하게 적용해 보고, 기법 적용에 따른 프로세서의 성능, 전력효율성, 온도에 대한 상세한 분석 결과를 알아보고자 한다. 실험 결과에 따르면, 본 논문에서 제안하는 온도를 고려한 3가지 플로어플랜 기법들은 3차원 멀티코어 프로세서의 온도 상승 문제를 효과적으로 해결함과 동시에, 플로어플랜 변경으로 데이터 패스가 바뀌면서 성능이 저하될 것이라는 당초 예상과는 달리, 온도 하락으로 인해 동적 온도 제어 기법의 적용 시간이 줄어들면서 성능 또한 향상시킬 수 있음을 보여준다. 이와 함께, 온도 하락과 실행 시간 감소로 인해 시스템에서의 전력 소모 또한 줄일 수 있을 것으로 기대된다. As the process technology scales down and integration densities continue to increase, interconnection has become one of the most important factors in performance of recent multi-core processors. Recently, to reduce the delay due to interconnection, 3D architecture has been adopted in designing multi-core processors. In 3D multi-core processors, multiple cores are stacked vertically and each core on different layers are connected by direct vertical TSVs(through-silicon vias). Compared to 2D multi-core architecture, 3D multi-core architecture reduces wire length significantly, leading to decreased interconnection delay and lower power consumption. Despite the benefits mentioned above, 3D design technique cannot be practical without proper solutions for hotspots due to high temperature. In this paper, we propose three floorplan schemes for reducing the peak temperature in 3D multi-core processors. According to our simulation results, the proposed floorplan schemes are expected to mitigate the thermal problems of 3D multi-core processors efficiently, resulting in improved reliability. Moreover, processor performance improves by reducing the performance degradation due to DTM techniques. Power consumption also can be reduced by decreased temperature and reduced execution time.

      • SCOPUSKCI등재

        ABS 수지의 저온 열분해에 의한 액화특성 연구

        최홍준 ( Hong Jun Choi ),정상문 ( Sang Mun Jeong ),이봉희 ( Bong Hee Lee ) 한국화학공학회 2011 Korean Chemical Engineering Research(HWAHAK KONGHA Vol.49 No.4

        The low temperature pyrolysis of ABS resin has been carried out in a batch reactor under the atmospheric pressure. The effect of the reaction temperature on the yield of pyrolytic oils has been determined in the present study. The oil products formed during pyrolysis were classified into gas, gasoline, kerosene, gas oil and heavy oil according to the petroleum product quality standard of Ministry of Knowledge Economy. The conversion reaches 80% after 60 min at 500℃ in the pyrolysis of ABS resin. The amount of the final product was ranked as gas heavy oil> gasoline> gas oil> kerosen based on the yield. The yields of heavy oil and gas oil increase with an increase in the reaction time and temperature.

      • KCI등재

        폐경 후 여성에서 저용량 성장 호르몬 요법이 골밀도, 인슐린양 성장인자, 악력 및 체지방과 혈중 지질 성분에 미치는 영향에 대한 연구

        최홍준 ( Hong Jun Choi ),김윤숙 ( Yoon Sook Kim ),전섭 ( Seob Jeon ),김종수 ( Jong Soo Kim ),최승도 ( Seung Do Choi ),선우재근 ( Jae Gun Sunwoo ),배동한 ( Dong Han Bae ) 대한산부인과학회 2005 Obstetrics & Gynecology Science Vol.48 No.3

        목적: 폐경 후 여성에서 저용량 성장 호르몬 요법이 골밀도에 미치는 영향에 대해 알아보고자 본 연구를 시행하였다. 연구 방법: 2003년 10월에서 2004년 3월까지 6개월 간 순천향대학교 천안병원 산부인과 외래에서 저용량 성장 호르몬 치료를 받은 폐경 후 여성 9명을 대상으로 생화학적 골지표와 골밀도 변화를 측정하여 그 변화를 비교 분석하였다. 결과: 다음과 같은 결과를 얻었다. 1. 환자의 평균 연령은 62.2±2.7세 였다. 2. 오스테오칼신은 Objective: To determine the effect of low-dose growth hormone (GH) replacement therapy on bone mineral density at the lumbar spine and femur, IGF-1, hand grip, body fat and serum lipid compositions in postmenopausal women. Methods: A total of 9 postmenopa

      • KCI등재

        범용 응용프로그램 실행 시 하드웨어 구성과 분기 처리 기법에 따른 GPU 성능 분석

        최홍준(Hong Jun Choi),김철홍(Cheol Hong Kim) 한국콘텐츠학회 2013 한국콘텐츠학회논문지 Vol.13 No.3

        GPU의 연산 능력과 유연성이 강화됨에 따라, GPU는 그래픽 응용프로그램뿐만 아니라 범용 응용프로그램도 수행한다. 특히, GPU 회사들이 제공하는 API를 활용함으로써 프로그래머들은 보다 쉽게 GPGPU 응용프로그램을 작성할 수 있다. 하지만 대부분의 범용 응용프로그램은 분기 명령어를 많이 포함하고 있기 때문에, 범용 응용프로그램을 수행하는 경우 GPU의 연산 자원을 충분히 활용할 수 없다. 분기 명령어를 처리하기 위해서 다양한 워프 생성 기법들이 제안되었다. GPU 구조에서는 높은 연산 자원 활용률을 보이는 워프 생성기법이 우수한 성능을 보일 것으로 예상된다. 하지만 예상과는 달리, 실험 결과에 따르면 높은 연산 자원활용률을 보이는 워프 생성 기법의 성능이 상대적으로 낮은 연산 자원 활용률을 보이는 워프 생성 기법의 성능보다 낮게 나타난다. 높은 연산 자원 활용률을 보이는 워프 생성 기법에서 유발한 많은 메모리 요구로 인한 심각한 메모리 병목 현상이 원인으로 분석된다. 그러므로 적절한 하드웨어 지원이 없는 경우, 높은 연산자원 활용률이 반드시 우수한 성능을 보장한다고 할 수 없다. 이러한 이유로, 본 논문에서는 하드웨어 자원과 워프 생성 기법사이의 상관관계에 대한 상세한 분석을 수행하고자 한다. 본 논문의 분석 결과는 분기 명령어에 의해 발생된 GPU의 성능 저하 문제를 해결하고자 할 때 중요한 가이드라인이 될 것이다. Due to increased computing power and flexibility of GPU, recent GPUs execute general purpose parallel applications as well as graphics applications. Programmers can use GPGPU by using the APIs from GPU vendors. Unfortunately, computational resources of GPU are not fully utilized when executing general purpose applications because of frequent branch instructions. To handle the branch problem, several warp formations have been proposed. Intuitively, we expect that the warp formations providing higher computational resource utilization show higher performance. Contrary to our expectations, according to simulation results, the performance of the warp formation providing better utilization is lower than that of the warp formation providing worse utilization. This is because warp formation providing high utilization causes serious memory bottleneck due to increased memory request. Therefore, warp formation providing high computation utilization cannot guarantee high performance without proper hardware resources. For this reason, we will analyze the correlation between hardware configuration and warp formation. Our simulation results present the guideline to solve the underutilization problem due to branch instructions when designing recent GPU.

      • SCOPUSKCI등재

        ABS-Polyethylene 혼합물의 저온 열분해 특성평가

        최홍준 ( Hong Jun Choi ),정상문 ( Sang Mun Jeong ),이봉희 ( Bong Hee Lee ) 한국화학공학회 2012 Korean Chemical Engineering Research(HWAHAK KONGHA Vol.50 No.2

        The low-temperature pyrolysis of ABS, polyethylene (PE) and an ABS-polyethylene (ABS-PE) mixture was conducted in a batch reactor at 450˚C. The conversion and the product yield were measured as a function of the reaction time with a variation of the mixture composition. The oil products formed during pyrolysis were classified into gas, gasoline, kerosene, gas oil and heavy oil according to the petroleum product quality standard of the Ministry of Knowledge Economy. The pyrolysis conversion increases with an increase in the content of PE. The yield of the pyro-lytic products was ranked as heavy oil>gas>gasoline>gas oil>kerosene as the content of PE in the mixture increases.

      • RF 기술을 적용한 농업용 릴방제기 원격제어시스템 개발에 관한 연구

        최홍준(Hong-Jun Choi),전광연(Gwang-Yeon Jeon),차인수(In-Su Cha),윤정필(Jeong-Phil Yoon) 전력전자학회 2007 전력전자학술대회 논문집 Vol.- No.-

        농업 분야 시장개방이 확대되고 농업에 종사하는 연령의 고령화로 인해 농기계류의 자동화는 수요자의 요구와 함께 최우선적으로 해결되어야 할 과제로 꼽히고 있으며, 극한의 환경에서 원활하게 작동되는 자동화 시스템의 필요성이 대두되고 있다. 본 논문에서는 농기계류 중에서 현장에서 널리 쓰이는 릴 방제기의 원격 제어 장치의 개발에 관한 것이다.

      • KCI등재

        2차원 구조와 3차원 구조에 따른 멀티코어 프로세서의 온도 분석

        최홍준(Hong-Jun Choi),안진우(Jin-Woo Ahn),장형범(Hyung-Beom Jang),김종면(Jong-Myon Kim),김철홍(Cheol-Hong Kim) 한국컴퓨터정보학회 2011 韓國컴퓨터情報學會論文誌 Vol.16 No.9

        동작 주파수의 증가는 싱글코어 프로세서의 성능을 크게 향상시키는 반면 전력 소모 증가와 높은 온도로 인한 신뢰성 저하 문제를 유발하고 있다. 최근에는 싱글코어 프로세서의 한계점을 극복하기 위한 대안으로 멀티코어 프로세서가 주로 사용되고 있다. 하지만, 멀티코어 프로세서를 2차원 구조로 설계하는 경우에는 내부 연결망에서의 전송 지연 현상으로 인해 프로세서의 성능 향상이 제약을 받고 있다. 내부 연결망에서의 전송 지연을 줄이기 위한 방안으로 멀티코어 프로세서를 3차원 구조로 설계하는 연구가 최근 큰 주목을 받고 있다. 2차원 구조 멀티코어 프로세서와 비교하여 3차원 구조 멀티코어 프로세서는 성능 향상과 전력 소모 감소의 장점을 지닌 반면, 높은 전력 밀도로 인해 발생된 발열 문제가 프로세서의 신뢰성을 위협하는 문제가 되고 있다. 3차원 멀티코어 프로세서에서 발생되는 발열 문제에 대한 상세한 분석이 제공된다면, 프로세서의 신뢰성을 확보하기 위한 연구 진행에 큰 도움이 될 것으로 기대된다. 그러므로 본 논문에서는 3차원 멀티코어 프로세서의 온도에 밀접하게 연관된 요소인 작업량, 방열판과의 거리, 그리고 적층되는 다이의 개수와 온도 사이의 관계를 자세히 살펴보고 높은 온도가 프로세서의 성능에 미치는 영향 또한 분석하고자 한다. 특히, 2차원 구조 멀티코어 프로세서와 3차원 구조 멀티코어 프로세서에서의 온도 문제를 함께 분석함으로써, 온도 측면에서 효율적인 프로세서 설계를 위한 가이드라인을 제시하고자 한다. Unfortunately, in current microprocessors, increasing the frequency causes increased power consumption and reduced reliability whereas it improves the performance. To overcome the power and thermal problems in the singlecore processors, multicore processors has been widely used. For 2D multicore processors, interconnection is regarded as one of the major constraints in performance and power efficiency. To reduce the performance degradation and the power consumption in 2D multicore processors, 3D integrated design technique has been studied by many researchers. Compared to 2D multicore processors, 3D multicore processors get the benefits of performance improvement and reduced power consumption by reducing the wire length significantly. However, 3D multicore processors have serious thermal problems due to high power density, resulting in reliability degradation. Detailed thermal analysis for multicore processors can be useful in designing thermal-aware processors. In this paper, we analyze the impact of workload distribution, distance to the heat sink, and number of stacked dies on the processor temperature. We also analyze the effects of the temperature on overall system performance. Especially, this paper presents the guideline for thermal-aware multicore processor design by analyzing the thermal problems in 2D multicore processors and 3D multicore processors.

      • KCI등재

        필터 캐쉬의 저온도 유지를 위한 프로세서 설계 기법

        최홍준(Hong-Jun Choi),양나라(Na-Ra Yang),이정아(Jeong-A Lee),김종면(Jong-Myon Kim),김철홍(Cheol-Hong Kim) 한국컴퓨터정보학회 2010 韓國컴퓨터情報學會論文誌 Vol.15 No.1

        지난 수십 년 동안 프로세서의 성능은 크게 발전하여 왔다. 하지만, 공정 기술의 발달에 기인한 프로세서의 급속한 성능 향상은 최근 들어 몇 가지 문제점들에 직면하고 있다. 반도체 공정 기술이 크게 발전하면서 회로 집적도가 급속도로 높아짐에 따라서 단위 면적당 소모되는 전력량의 증가와 그에 따른 열섬 현상이 대표적인 문제점으로 인식되고 있다. 이와 같은 최근 상황에서, 최신의 프로세서를 설계할 때에는 전력 효율성 향상과 온도 제어 기술이 반드시 함께 고려되어야만 한다. 본 논문에서는 프로세서에서 소비되는 전력의 상당 부분을 차지하고 있는 명령어 캐쉬의 전력 효율성을 향상시키기 위해 사용되는 대표적인 기법 중 하나인 필터 캐쉬 구조에서 발생하는 필터 캐쉬의 온도 상승 문제를 해결하기 위한 기법을 제안함으로써 저전력과 저온도 유지를 동시에 해결하고자 한다. 제안하는 변형 필터 캐쉬 구조는 세 가지로 분류된다. 프로세서가 명령어를 요청 시 필터 캐쉬와 메인 캐쉬를 선택적으로 접근하도록 하는 바이패스 필터 캐쉬 구조, 동일한 크기의 필터 캐쉬를 하나 더 추가하여 기존의 필터 캐쉬와 추가한 필터캐쉬를일정시간동안 번갈아 접근하도록하는 중복필터캐쉬구조, 그리고기존의필터캐쉬를두 개의독립된 필터 캐쉬로 분할하여 요청 명령어에 따라선택적으로 접근되도록 하는 분할필터 캐쉬 구조이다. 본논문에서는 제안된 변형 필터 캐쉬 기법들의 효율성을 정확하게 측정하기 위하여 Wattch 시뮬레이터와 Hotspot을 사용하여 모의실험을 수행한다. 모의실험결과, 본 논문에서 제안하는 세 가지 기법 중 분할 필터 캐쉬 구조가 저온도 필터 캐쉬유지에 가장 적합한 구조임을 확인할 수 있다. Recently, processor performance has been improved dramatically. Unfortunately, as the process technology scales down, energy consumption in a processor increases significantly whereas the processor performance continues to improve. Moreover, peak temperature in the processor increases dramatically due to the increased power density, resulting in serious thermal problem. For this reason, performance, energy consumption and thermal problem should be considered together when designing up-to-date processors. This paper proposes three modified filter cache schemes to alleviate the thermal problem in the filter cache, which is one of the most energy-efficient design techniques in the hierarchical memory systems : Bypass Filter Cache (BFC), Duplicated Filter Cache (DFC) and Partitioned Filter Cache (PFC). BFC scheme enables the direct access to the L1 cache when the temperature on the filter cache exceeds the threshold, leading to reduced temperature on the filter cache. DFC scheme lowers temperature on the filter cache by appending an additional filter cache to the existing filter cache. The filter cache for PFC scheme is composed of two half-size filter caches to lower the temperature on the filter cache by reducing the access frequency. According to our simulations using Wattch and Hotspot, the proposed partitioned filter cache shows the lowest peak temperature on the filter cache, leading to higher reliability in the processor.

      • 다양한 벤치마크 프로그램 실행에 따른 GPU의 성능 및 전력의 정량적인 평가

        최홍준(Hong Jun Choi),손동오(Dong Oh Son),김종면(Jong Myon Kim),김철홍(Cheol Hong Kim) 대한전기학회 2014 정보 및 제어 심포지엄 논문집 Vol.2014 No.10

        GPU can improves the performance of computing system since GPU vendors provide the convenient APIs such as CUDA which utilize the GPU resources more easily. Even though power consumption as well as performance is important factor in designing GPU, most recent researches focus on the performance improvement. Power consumption should be considered since it has strong relation with both cost and reliability. Therefore, we analyze the performance and the power consumption of the GPU. According to our experimentation results, high GPU performance cannot guarantee that it shows the better performance per watt.

      연관 검색어 추천

      이 검색어로 많이 본 자료

      활용도 높은 자료

      해외이동버튼