http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
90 nm급 텅스텐 폴리사이드 게이트 식각공정에서 식각종말점의 안정화에 관한 연구
고용득,천희곤,이징혁,Ko, Yong-Deuk,Chun, Hui-Gon,Lee, Jing-Hyuk 한국전기전자재료학회 2005 전기전자재료학회논문지 Vol.18 No.3
The device makers want to make higher density chips on the wafer through scale-down. The change of WSix/poly-Si gate film thickness is one of the key issues under 100 nm device structure. As a new device etching process is applied, end point detection(EPD) time delay was occurred in DPS+ poly chamber of Applied Materials. This is a barrier of device shrink because EPD time delay made physical damage on the surface of gate oxide. To investigate the EPD time delay, the experimental test combined with OES(Optical Emission Spectroscopy) and SEM(Scanning Electron Microscopy) was performed using patterned wafers. As a result, a EPD delay time is reduced by a new chamber seasoning and a new wavelength line through plasma scan. Applying a new wavelength of 252 nm makes it successful to call corrected EPD in WSix/poly-Si stack-down gate etching in the DPS+ poly chamber for the current and next generation devices.
입체표면 폴리실리콘 전극에서 PECVD $Ta_2O_5$ 유전박막의 전기적 특성
조영범,이경우,천희곤,조동율,김선우,김형준,구경완,김동원,Cho, Yong-Beom,Lee, Kyung-Woo,Chun, Hui-Gon,Cho, Tong-Yul,Kim, Sun-Oo,Kim, Hyeong-Joon,Koo, Kyung-Wan,Kim, Dong-Won 한국진공학회 1993 Applied Science and Convergence Technology Vol.2 No.2
In order to increase the capacitance of storage electrode in the DRAM capacitor, two approaches were performed. First, hemispherical and rugged poly silicon films were made by LPCVD to increase the effective surface area of storage electrode. The even surface morphology of conventional poly silicon electrode was changed into the uneven surface of hemispherical of rugged poly silicon films. Second, PECVD $Ta_2O_5$ dielectric films were deposited and thermally treated to study the dielectrical characteristics of $Ta_2O_5$ film on each electrode. MIS capacitors with $Ta_2O_5$ films were electrically characterized by I-V, C-V and TDDB measurements. As a result, the capacitance of the electrode with uneven surface were increased by a factor of 1.2~1.5 and leakage current was increased compared with those of even surface. TDDB result indicates that the electrode with uneven surface has dielectrically more degraded than that of even surface. These results can be helpful as a basic research to develop new generation DRAM capacitors with $Ta_2O_5$ films. DRAM 커패시터에서 축정용량을 증대시키기 위한 기초연구로서 2가지 방법을 시도하였다. 첫째로, 커패시터의 유효 표면적을 증대시키기 위해 HSG(hemispherical grain)와 rugged 형태의 표면형상을 갖는 폴리실리콘 전극을 저압 화학기상증착법을 이용하여 제잘하였다. 그 결과 기존의 평평한 폴리실리콘 전극에 비하여 유효면적이 증대된 폴리실리콘 전극이 형성되었다. 둘째로, 고유 전상수를 갖는 $Ta_2O_5$ 박막을 각각의 전극에 플라즈마 화학기상증착법으로 증착시키고 후열처리한 후 전기적 특성변화를 조사하였다. MIS(metal-insulator-semiconductor) 구조의 커패시터를 제작하여 전기적 특성을 측정한 결과, HSG와 rugged 형상의 표면을 갖는 전극에서 기존의 평평한 표면을 갖는 전극에 비하여 축전용량은 1.2~1.5배까지 증대하였으나, 주설전류는 표면적의 증가에 따라 함께 증가함을 보였다. TDDB 특성에서도 HSG와 rugged 형상의 표면을 갖는 전극들이 평평한 표면형상에 비하여 더 열화되었음을 보여주었다. 이상과 같은 결과는 $Ta_2O_5$ 유전박막을 이용한 차세대 DRAB 커패시터 연구에 기초자료로 이용될 수 있을 것으로 본다.
고재석(Jae-Seog Koh),천희곤(Hui-Gon Chun),조동율(Tong-Yul Cho),구경완(Kyung-Wan Koo),홍봉식(Bong-Sik Hong) 한국진공학회(ASCT) 1992 Applied Science and Convergence Technology Vol.1 No.3
인이 고농도로 도우핑된 다결정 실리콘상에 LPCVD 방법으로 텅스텐 실리사이드막을 증착하였다. 폴리사이드 구조에 여러 가지 조건으로 열처리를 한 뒤, XTEM, SIMS 및 고주파 C-V법 등으로 분석하였다. 열처리에 따라 다결정 실리콘내 도판트 불순물이 텅스텐 실리사이드를 통해 외향확산하여 실리콘 산화막 계면부근에 인의 공핍층을 형성하게 된다. 이와 같은 공핍층이 존재하므로서 게이트 용량이 감소하게 되고, 실효 게이트 산화막의 두께가 증가하는 것으로 나타났다. Tungsten silicide films were deposited on the highly phosphorus-doped poly Si/SiO₂/Si substrates by Low Pressure Chemical Vapor Deposition. They were heat treated in different conditions. XTEM, SIMS and high frequency C-V analyses were conducted for characterization. It can be concluded that outdiffusion of phosphorus impurity through the silicide films lead to its depletion in the poly-Si gate region near the gate oxide, resulting in loss of capacitance and increase of effectiv gate oxide thickness.
증착조건과 진공열처리 온도에 따른 ITO/PES 박막의 특성 연구
이재영,박지혜,김유성,천희곤,유용주,김대일,Lee, Jae-Young,Park, Ji-Hye,Kim, Yu-Sung,Chun, Hui-Gon,You, Yong-Zoo,Kim, Dae-Il 한국재료학회 2007 한국재료학회지 Vol.17 No.4
Transparent conducting indium tin oxide (ITO) films were deposited onto the Polyethersulfone (PES) substrate by using a magnetron sputter type negative metal ion source. In order to investigate the influence of cesium (Cs) partial pressure during deposition and annealing temperature on the optoelectrical properties of ITO/PES film the films were deposited under different Cs partial pressures and post deposition annealed under different annealing temperature from $100^{\circ}C$ to $170^{\circ}C$ for 20 min at $3\;{\times}\;10^{-1}$ Pa. Optoeleetrical properties of ITO films deposited without intentional substrate heating was influenced strongly by the Cs partial pressure and the Cs partial pressure of $1.5\;{\times}\;10^{-3}$ Pa was characterized as an optimal Cs flow condition. By increasing post-deposition vacuum annealing temperature both optical transmission in visible light region and electrical conductivity of ITO films were increased. Atomic force microscopy (AFM) micrographs showed that the surface roughness also varied with post-deposition vacuum annealing temperature.
LPCVD로 제조된 다결정실리콘에 As를 주입한 시료의 비저항에 대한 온도의존성 연구
하형찬,김정태,고철기,천희곤,오계환,Ha, Hyoung-Chan,Kim, Chung-Tae,Ko, Chul-Gi,Chun, Hui-Gon,Oh, Kye-Hwan 한국재료학회 1991 한국재료학회지 Vol.1 No.1
저압 화학 증착법으로 증착된 다결정실리콘에 As를 이온주입하여 As농도와 $25~105^{\circ}C$ 범위의 측정온도에 따른 비저항의 변화를 조사하였다. 비저항이 최대가 되는 적정 As농도가 존재하였으며 이때 비저항의 온도의존성면에서 활성화에너지 값도 최대를 보였다. Passivation공정후 감소된 비저항이 $O_2$플라즈마 처리와 $N_2$ 분위기에서의 열처리에 의하여 회복되는 현상에 대하여 설명한다. The resistivity of polycrystalline silicon film deposited by low pressure chemical vapor deposition and doped by arsenic Implantation has been investigated as a function of dopant concentration and testing temperature ranging from $25^{\circ}C$ to $105^{\circ}C$ . The resistivity vs. doping concentration curve had a peak point with highest activation energy with respect to the dependence of the resistivity on temperature. We showed that $O_2$ plasma anneal followed by heat-treatment in $N_2$ ambient was able to recover the resistivity degraded by the plasma deposited passivation layers.
박막의 전기적 특성평가를 위한 측정 시스템의 구성 및 자동화
구경완(Kyung-Wan Koo),황문수(Moon-Soo Hwang),천희곤(Hui-Gon Chun) 한국진공학회(ASCT) 1992 Applied Science and Convergence Technology Vol.1 No.3
본 연구는 박막의 전기적 특성을 정밀하게 측정하기 위하여 필수적인 고가의 측정시스템을 구매하는 대신에, 현재 보유하고 있거나 적은 비용으로 구매된 단위 계측기들과 범용 PC를 조합, 자동화시킴으로서 동등한 수준의 고정밀도의 재현성을 얻고자 하였다. 이를 조합한 측정 시스템으로 I-V, C-V, C-t 및 미소 전류를 측정할 수 있었으며, 이들을 범용 PC로 제어하므로서 측정 시스템의 자동화를 시도하였다. 이를 위하여 측정 장비와 컴퓨터의 인터페이스로 국제 표준 버스(IEC Bus, GPIB)를 제작하여 사용하였고, 제어 및 분석 프로그램은 C언어로 작성하였다. Low cost, PC controlled electrical property measurement systems were constructed to study thin film characteristics such as; I-V, C-V, C-t, and low current. In addition, a GPIB card and C language program for data control and analysis were made for this study.
입체표면 폴리실리콘 전극에서 PECVD Ta₂O5 유전박막의 전기적 특성
조용범(Yong-Beom Cho),이경우(Kyung-Woo Lee),천희곤(Hui-Gon Chun),조동율(Tong-Yul Cho),김선우(Sun-Oo Kim),김형준(Hyeong-Joon Kim),구경완(Kyung-Wan Koo),김동원(Dong-Won Kim) 한국진공학회(ASCT) 1993 Applied Science and Convergence Technology Vol.2 No.2
DRAM 커패시터에서 축전용량을 증대시키기 위한 기초연구로서 2가지 방법을 시도하였다. 첫째로, 커패시터의 유효 표면적을 증대시키기 위해 HSG(hemispherical grain)와 rugged 형태의 표면형상을 갖는 폴리실리콘 전극을 저압 화학기상증착법을 이용하여 제작하였다. 그 결과 기존의 평평한 폴리실리콘 전극에 비하여 유효면적이 증대된 폴리실리콘 전극이 형성되었다. 둘째로, 고유 전상수를 갖는 Ta₂O_5 박막을 각각의 전극에 플라즈마 화학기상증착법으로 증착시키고 후열처리한 후 전기적 특성변화를 조사하였다. MIS(metal-insulator-semiconductor) 구조의 커패시터를 제작하여 전기적 특성을 측정한 결과, HSG와 rugged 형상의 표면을 갖는 전극에서 기존의 평평한 표면을 갖는 전극에 비하여 축전용량은 1.2 ~1.5배까지 증대하였으나, 누설전류는 표면적의 증가에 따라 함께 증가함을 보였다. TDDB 특성에서도 HSG와 rugged 형상의 표면을 갖는 전극들이 평평한 표면형상에 비하여 더 열화되었음을 보여주었다. 이상과 같은 결과는 Ta₂O_5 유전박막을 이용한 차세대 DRAM 커패시터 연구에 기초자료로 이용될 수 있을 것으로 본다. In order to increase the capacitance of storage electrode in the DRAM capacitor, two approaches were performed. First, hemispherical and rugged poly silicon films were made by LPCVD to increase the effective surface area of storage electrode. The even surface morphology of conventional poly silicon electrode was changed into the uneven surface of hemispherical or rugged poly silicon films. Second, PECVD Ta₂O_5 dielectric films were deposited and thermally treated to study the dielectrical characteristics of Ta₂O_5 film on each electrode. MIS capacitors with Ta₂O_5 films were electrically characterized by I-V, C-V and TDDB measurements. As a result, the capacitance of the electrode with uneven surface were increased by a factor of 1.2~ 1.5 and leakage current was increased compared with those of even surface. TDDB result indicates that the electrode with uneven surface has dielectrically more degraded than that of even surface. These results can be helpful as a basic research to develop new generation DRAM capacitors with Ta₂O_5, films.