전자 제품 싸뭉침 (Electronic Packaging) 의 공정 및 재료

지용 한국화학공학회 1992 NICE Vol.10 No.4

PAA(Pad Area Array)을 이용한 ITS RF 모듈의 3차원적 패키지 구현

지용,박성주,김동영,Jee, Yong,Park, Sung-Joo,Kim, Dong-Yong 대한전자공학회 2001 電子工學會論文誌-SD (Semiconductor and devices) Vol.38 No.1

본 논문에서는 RF 회로의 3차원 적층 구조를 설계하고 RF 회로의 특성개선 효과를 살펴보았다. 3차원적 RF 회로를 구현하기 위하여 분할 설계 기준을 제안하였으며 이에 따라 RF 회로를 기능별, 동작 주파수별로 분할하여 구현하였다. 분할된 하위 모듈을 3차원으로 적층 연결할 수 있도록 PAA 입출력 단자구조를 이용하여 3차원 형태의 ITS RF 시스템을 제작하였다. 이에 따라 아날로그 신호와 디지털 신호, DC 전원이 혼재되어 있는 ITS(지능형 교통관제 시스템) 224MHz RF 모듈을 구성되는 회로를 특성 임피던스 정합과 시스템의 동작 안정도를 고려하여, 기능별로는 송신부, 수신부, PLL(Phase Locked Loop)부, 전원부로 분할하였고 주파수별로는 224MHz, 21.4MHz, 및 450kHz~DC의 주파수 대역으로 분할하여 설계하였다. RF 회로 모듈을 구현하는 과정에서 224MHz 대역에서 동작하는 송신부와 수신부 증폭회로는 설계치와 일치하는 18.9㏈, 23.9㏈의 이득, PLL부와 전원부는 위상 고정, 정전원 입력의 동작특성을 최대화시킬 수 있었다. 3차원 구조의 RF 모듈은 2차원의 평면구조의 단일 기판 구성방법과 비교하여 부피 및 배선길이에서 각각 76.9%, 28.4%를 감소시킨 $48cm^3$, 1.8cm를 나타내었고, 열적 성분인 최고 동작 온도특성은 37% 감소한 $41.8^{\circ}C$를 나타났다. PAA형 3차원 적층 구조는 고속 고밀도 저전력의 특성을 가지며, 저비용으로 구현할 수 있으며 RF 주파수 영역에서 각 모듈을 기능별, 주파수별로 모듈화해 제품의 기능을 가변적으로 변화시켜줄 수 있음을 알 수 있었고, RAA 형태의 입출력 단자로 연결함으로써 단일 양면 기판으로 구현되던 2차원적 RF 회로 모듈의 부피와 전기적 동작 특성과 열적 특성을 개선시킬 수 있었다. This paper presents three dimensional structure of RF packages and the improvement effect of its electrical characteristics when implementing RF transceivers. We divided RF modules into several subunits following each subunit function based on the partitioning algorithm which suggests a method of three dimension stacking interconnection, PAA(pad area array) interconnection and stacking of three dimensional RF package structures. 224MHz ITS(Intelligent Transportation System) RF module subdivided into subunits of functional blocks of a receiver(RX), a transmitter(TX), a phase locked loop(PLL) and power(PWR) unit, simultaneously meeting the requirements of impedance characteristic and system stability. Each sub­functional unit has its own frequency region of 224MHz, 21.4MHz, and 450KHz~DC. The signal gain of receiver and transmitter unit showed 18.9㏈, 23.9㏈. PLL and PWR modules also provided stable phase locking, constant voltages which agree with design specifications and maximize their characteristics. The RF module of three dimension stacking structure showed $48cm^3$, 76.9% reduction in volume and 4.8cm, 28.4% in net length, 41.8$^{\circ}C$, 37% in maximum operating temperature, respectively. We have found that three dimensional PAA package structure is able to produce high speed, high density, low power characteristics and to improve its functional characteristics by subdividing RF modules according to the subunit function and the operating frequency, and the features of physical volume, electrical characteristics, and thermal conditions compared to two dimensional RF circuit modules.

RF 송수신 회로의 적층형 PAA 패키지 모듈

지용,남상우,홍석용,Jee, Yong,Nam, Sang-Woo,Hong, Seok-Yong 대한전자공학회 2001 電子工學會論文誌-SD (Semiconductor and devices) Vol.38 No.10

본 논문에서는 RF(Radio Frequency) 회로의 구현 방법으로서 3차원 적층형태의 PAA(Pad Area Array) 패키지 구조를 제시하였다. 지능 교통망 시스템(Intelligence Traffic System)을 위한 224㎒의 RF 시스템을 적층형 PAA 패키지 구조에 적용시켜 구현하였다. 적층형 PAA 패키지 구성 과정에서는 RF 회로를 기능별, 주파수별로 분할하였고 3차원적인 적층형태의 PAA 구조로 설계한 후 분할된 단위 모듈의 RF 동작특성과 3차원 적층형 PAA 패키지 모듈의 전기적 특성을 개별적으로 분석하였다. 적층형 PAA RF 패키지가 갖는 연결단자인 공납(Solder Ball)에 대한 전기적 파라미터 측정결과 그 전기적 특성인 기생 캐패시턴스와 기생 인덕턴스는 각각 30fF, 120pH로 매우 미세하여 PAA 패키지 구조인 RF 시스템에 끼치는 영향이 무시될 수 있음을 확인하였고, 구성된 송수신단은 HP 4396B network/spectrum analyser로 측정한 결과 224㎒에서 수신단, 송신단 증폭이득은 각각 22dB 27dB. 나타나서 설계값에 비하여 3dB감소 된 것을 알 수 있었다. 이는 설계와 제작과정 사이의 차이로 판명되었으며 수동부품 보정방법을 통하여 각 단위모듈의 입출력 임피던스 정합을 이루어 각각 24dB, 29dB로 개선시킬 수 있었다. 따라서, 본 실험에서는 RF 회로를 기능별로 모듈화하고 3차원 적층형 PAA 패키지 구조로 구현하여 전기적 특성을 개선시킬 수 있음을 확인하였다. This paper presents a three dimensional stacked pad area away (PAA) package configuration as an implementation method of radio frequency (RF) circuits. 224MHz RF circuits of intelligence traffic system(ITS) were constructed with the stacked PAA RF pakage configuration. In the process of manufacturing the stacked PAA RF pakage, RF circuits were partitioned to subareas following their function and operating frequency. Each area of circuits separated to each subunits. The operating characteristics of RF PAA package module and the electrical properties of each subunits were examined. The measurement of electrical parameters for solder balls which were interconnects for stacked PAA RF packages showed that the parasitic capacitance and inductance were 30fF and 120pH, respectively, which might be negligible in PAA RF packaging system. HP 4396B network/spectrum analyzer revealed that the amplification gain of a receiver and transmitter at 224 MHz was 22dB and 27dB, respectively. The gain was 3dB lower than designed values. The difference was probably generated from fabrication process of the circuits by employing commercial standard

DRAM 메모리 모듈 제작에서 MCM-L 구조에 의한 설계

지용,박태병,Jee, Yong,Park, Tae-Byung 대한전자공학회 1995 전자공학회논문지-A Vol.32 No.5

In this paper, we studyed the variables in the design of multichip memory modules with 4M$\times$1bit DRAM chips to construct high capacity and high speed memory modules. The configuration of the module was 8 bit, 16 bit, and 32 bit DRAM modules with employing 0.6 W, 70 nsec 4M$\times$1 bit DRAM chips. We optimized routing area and wiring density by performing the routing experiment with the variables of the chip allocation, module I/O terminal, the number of wiring, and the number of mounting side of the chips. The multichip module was designed to be able to accept MCM-L techiques and low cost PCB materials. The module routing experiment showed that it was an efficient way to align chip I/O terminals and module I/O terminals in parallel when mounting bare chips, and in perpendicular when mounting packaged chips, to set module I/O terminals in two sides, to use double sided substrates, and to allocate chips in a row. The efficient number of wiring layer was 4 layers when designing single sided bare chip mounting modules and 6 layers when constructing double sided bare chip mounting modules whereas the number of wiring layer was 3 layers when using single sided packaged chip mounting substrates and 5 layers when constructing double sided packaged chip mounting substrates. The most efficient configuration was to mount bare chips on doubled substrates and also to increase the number of mounting chips. The fabrication of memory multichip module showed that the modules with bare chips can be reduced to a half in volume and one third in weight comparing to the module with packaged chips. The signal propagation delay time on module substrate was reduced to 0.5-1 nsec.

CRM 도입에 관한 고려사항 및 구축사례 연구

지용,이종학 한국정보과학회 데이터베이스 소사이어티 2001 데이타베이스 연구 Vol.17 No.1

코프래너 도파로 구조에서 S-파라메터를 이용한 유효유전상수 실험적 도출

지용 대한전자공학회 2004 電子工學會論文誌-SD (Semiconductor and devices) Vol.41 No.11

본 논문에서는 초고주파나 밀리미터파 대역에서 코프래너 도파로 구조로부터 S-파라메타를 이용하여 유효유전상수를 도출하는 간단한 방법을 제시하였다. 이 방법은 특성임피던스 Z/sub o/와 전송선 길이 ℓ로 주어진 전송선이 주파수가 변화함에 따라 나타나는 S/sub 11/ 값으로부터 βℓ =nπ 에서 극한적으로 바뀌는 것을 이용하여 유효유전상수 ε/sub eff/를 도출하는 기법이다. ε/sub r/=3.38의 Rogers 4003/sup TM/ 기판 위에서 실험적으로 얻어진 유효유전상수 값은 2.042로 나타났으며, 기존의 공식으로부터 얻어진 ε/sub eff/ 값은 -3.4%에서 8% 범위의 오차를 보여 주었다. 코프래너 도파로 구조의 유효유전상수 값이 간단한 측정 방법으로 뿐만 아니라 제작된 회로 구조 위에서 직접 측정될 수 있어, 복잡한 회로 구조를 지닌 다른 유전체 재질의 기판 위에서도 측정이 보다 정확하고 간단하게 이루어 질 수 있음을 보여 주었다. This paper proposed a very simple method of extracting an effective permittivity from the data of scattering parameters measured on the transmission line of coplanar waveguides in the frequency range of microwave or millimeter waves. This is an extracting method of an effective permittivity $\varepsilon$$_{eff}$ in the case of $\beta$$\ell$ =n$\pi$ (n=integer), where the value of S$_{11}$ changes abruptly following the operating frequency. The experimental value of the effective permittivity $\varepsilon$$_{eff}$ on a dielectric substrate of Rogers 4003$^{TM}$ material of $\varepsilon$$_{r}$ =3.38 showed the value of 2.042, which differs in the error of -3.4% to 8% from those calculated from the previously reported formulae. This result showed that the measurement method was very simple, as well as applied directly to the fabricated circuit patterns, even though the circuit patterns might be complicated or on the substrate of different dielectric materials.s.als.

[기술해설]제품 기술 동향 : 데이타 웨어하우스를 위한 색인 기법

지용,전완기 한국정보과학회 1997 정보과학회지 Vol.15 No.5

[질문 & 대답] 엔이이디 건축사사무소 / 김성우

지용성(토론자),김성우(토론자),홍주현(토론자),유승호(토론자),박인수(토론자),김소라(토론자),박정현(토론자),전숙희(토론자),김영철(토론자),이상호(토론자),이선미(토론자),이정민(토론자),이준섭(토론자),최석구(토론자) 새건축사협의회 2014 건축과사회 Vol.28 No.-

Side Chains Contributions to the Characteristics of Resistive Memory based on Conjugated Polyelectrolytes

이승훈,오승환,지용성,김주환,강리라,김동윤,이세현,Ning Lu,김문재,고흥조,김태욱,노용영,김동유 한국고분자학회 2013 한국고분자학회 학술대회 연구논문 초록집 Vol.2013 No.10

The application of conventional photolithography to microscale organic resistive memory devices

조병진,남규현,송성훈,지용성,정건영,이탁희 한국물리학회 2012 Current Applied Physics Vol.12 No.3

We demonstrate the application of conventional photolithography to fabricate organic memory devices in an array structure with a cell area of 4 × 4 mm2 without damaging the underlying organic memory layer. Applying photolithography to organic electronic devices is not trivial because the solvents used during lithography may dissolve and damage the previously coated organic layers. The application of photolithography to our organic devices was possible because of the introduction of polymethyl methacrylate (PMMA)/polyvinyl alcohol (PVA) onto the memory active layer, where PMMA functions as a buffer layer to prevent dissolution of the PVA layer during developing process, and PVA acts as a striped layer during metal lift-off process. Embedded Al bottom electrodes were particularly constructed to minimize the switching failure. The completed organic memory devices exhibited typical unipolar switching behavior and excellent memory performance in terms of their statistical memory parameters (ON and OFF currents and threshold voltages), ON/OFF ratio (>102), endurance (>230 cycles), and retention (>104 s). This convenient photolithography patterning technique is applicable for the further scaling of many types of organic devices.