새로운 스누핑 프로토콜을 사용한 링 구조의 다중 프로세서 시스템

정성우(Sung Woo Chung),김형호(Hyung Ho Kim),장성태(Seong Tae Jhang),전주식(Chu Shik Jhon) 한국정보과학회 1999 정보과학회논문지 : 시스템 및 이론 Vol.26 No.3

현재 컴퓨터 시장에서는 버스에 기반한 시스템이 주류를 이루고 있다. 프로세서의 속도가 매우 빠른 속도로 증가하고 있기 때문에 버스는 병목현상을 일으키고, 버스의 속도는 불완전한 전송선의 한계로 인해서 제한된다. 시스템 연구자들은 버스를 고속의 단방향 지점간 링크(point-to-point link)를 사용해서 대체하려고 하고 있다. 이 논문에서 새로운 링 구조의 시스템(PANDA)을 제안하고 이 시스템에 적합한 스누핑 캐쉬 일관성 프로토콜을 제시한다. 또한 제안된 시스템은 SCI 캐쉬 일관성 프로토콜을 채택하는 시스템의 네트워크 인터페이스를 수정함으로써 쉽게 구현될 수 있는 이점을 지닌다. 확률적 모델링과 program-driven simulator를 이용하여서 제안된 시스템과 full map 디렉토리 프로토콜을 사용하는 시스템과 스누핑 프로토콜을 사용하는 슬롯 링 시스템(Express Ring)을 분석하였다. 실험의 결과로 제안된 시스템은 부가적 하드웨어가 필요한 full map 디렉토리 시스템에 비해서 대등한 성능을 지니고, 슬롯링 시스템에 비해서는 29%까지의 성능향상을 보인다. In current commercial market, the bus-based multiprocessor system is popular. As processor speeds improve at a very fast rate, buses are becoming a bottleneck and their signaling speed is limited by the imperfect transmission lines. System architects are trying to replace buses with high-speed unidirectional point-to-point links. In this paper, we introduce a new ring-based system architecture and present new snooping cache coherence protocol for the system. The proposed system is easily implemented by modifying network interface of the system using SCI cache coherence protocol. We analyze the proposed system by analytical models and program-driven simulations and we compare it to the system using the full map directory protocol and slotted ring-based system(Express Ring) using snooping protocol. From the experiment result, the proposed system has equivalent performance compared with the full map directory protocol and has up to 29% performance improvement against the slotted ring based system.

흰쥐에서 Capsaicin 대조( Cisterna Magna ) 내 주입 후 삼차신경 유해자극수용전달로에서의 Fos 단백의 발현

정성우(Sung Woo Chung),김영인(Yeong In Kim),김성년(Sung Nyeun Kim) 대한통증학회 2000 The Korean Journal of Pain Vol.13 No.2

N/A Background: Trigeminovascular system is implicated in the pathophysiology of the headache in migraine. This study was designed to evaluate the pattern of Fos protein expression in trigeminal nociceptive central pathway after meningeal stimulation of rats by capsaicin. Methods: The expression of Fos protein was examined by immunohistochemistry in thalamus, brainstem and upper cervical cord (at three levels corresponding to obex, 0.8 mm and 2 mm below obex) 2 hours after intracisternal injection of either diluted capsaicin solution (0.1 ml, 61μg/ml) or normal saline (0.1 ml) through a catheter placed in the cistema magna, or following epidural instillation of diluted capsaicin solution in urethane-anesthetized Sprague-Dawley rats. Results: Fos immunoreactivity was strongly expressed within lamina I, II of bilateral trigeminal nucleus caudalis (TNC) after cistemal capsaicin injection and magnitude of expression was greatest at level 2.0 mm below obex. Epidural capsaicin caused much less labelling than cistrnal capsaicin. Fos positive cells were also observed in area postrema, nucleus of the solitary tract, medullary reticular nucleus and midline nuclear groups of the thalamus with similar intensity between capsaicin and control group. Conclusions: These results indicate that the injection of capsaicin into the cisterna magna is an effective stimulus for the induction of Fos protein within TNC through activation of trigeminovascular afferents and this animal model can be useful for the evaluation of the pathophysiology and drug development in migraine and related headache.

운영체제 레벨의 DFS에 기반하는 온도를 고려한 스케줄링

정성우(Sung Woo Chung) 한국정보과학회 2006 한국정보과학회 학술발표논문집 Vol.33 No.1

프로세서의 온도를 낮추기 위한 컴퓨터 과학적 접근법으로는 가변전압주파수조절(DVFS), 파이프라인에서 더 이상 명령어를 수행하지 못하게 하는 방법(pipeline throttling) 등이 있다. 하지만, 이러한 해결책은 대부분 소수의 온도 센서가 내장되어 있어 이를 기반으로 온도를 제어하였다. 본 논문에서는 실제 Pentium 4에 기반한 시스템을 통하여, 운영체제 레벨의 가변주파수방법(DFS)을 이용한 스케줄링이 여러 개의 온도센서를 사용하여 국지화된 뜨거운 부분(localized hotspot)을 얼마나 효율적으로 온도를 제어할 수 있는지를 보여준다.

디렉토리 모듈을 갖는 링 구조의 공유 메모리 다중 프로세서 시스템의 설계와 성능분석

정성우(Sung Woo Chung),서효중(Hyo Joong Suh),이재범(Jae Bum Lee),김형호(Hyung Ho Kim),최효진(Hyo Jin Choi),장성태(Seong Tae Jhang),전주식(Chu Shik Jhon) 한국정보과학회 1998 정보과학회논문지 : 시스템 및 이론 Vol.25 No.2

현재 버스에 기반한 다중 프로세서 시스템이 주류를 이루고 있지만, 앞으로 작업 부하가 늘어남에 따라서 더 많은 수의 프로세서들이 부착되어야 한다. 그러나 버스는 전기적 한계 때문에 부착할 수 있는 프로세서의 수가 제한되어 있다. 최근에는 버스 구조를 대체할 확장이 가능한 지점간 링크(point-to -point link)를 이용한 링 구조의 시스템이 제안되고 있다. 본 논문에서는 디렉토리 모듈을 부착하고 지점간 링크를 이용한 새로운 링 구조의 시스템을 제안한다. 제안된 시스템에서는 디렉토리 모듈을 여러 개의 물리적인 디렉토리로 나누어 사용해서 디렉토리가 병목현상을 일으키는 것을 막을 수 있다. 디렉토리 모듈이 요구된 데이타를 제공할 클러스터에 바로 데아타를 요구하므로, 패킷이 지나가는 지점간 링크의 개수를 줄일 수 있어서 원격 메모리 접근에 대한 소요시간을 줄일 수 있다. 본 논문에서는 제안된 시스템의 성능을 평가하기 위해서, 프로그램에 기반한 시뮬레이터를 이용하였으며, 제안된 시스템은 버스에 기반한 시스템과 SCI 프로토콜을 이용한 링에 기반한 시스템에 비해서 개선된 성능을 보인다. Today, the bus-based multiprocessor system is popular. As the computational workload increases, more processors must be attached to the bus. The bus has the limit on the number of the processors that can be attached because of the electric problems. Recently the ring-based multiprocessor system using point-to-point link is proposed to replace the bus-based multiprocessor system In this paper, we propose a ring-based multiprocessor system with a central directory module to better the performance. The central directory module is separated into several physical directories to prevent the bottleneck. The directory module reduces the latency of access to the remote memory by reducing the number of point-to-point links the packet traverses because a central directory module directly requests data We use the program-driven simulator to evaluate the performance. The simulation results show that the proposed system outperforms the bus-based system and the ring-based system using SCI protocol.

메모리 접근 경향을 고려한 적응적 DRAM Refresh

정재훈(Jaehoon Chung),조훈희(Hoon Hee Cho),공영호(Young-Ho Gong),정성우(Sung Woo Chung) 대한전자공학회 2016 대한전자공학회 학술대회 Vol.2016 No.6

상용 쿨링 기법들의 모델링을 통한 Through-siliconvia 기반 3D 프로세서의 발열 양상 평가

이지헌(Ji Heon Lee),정성우(Sung Woo Chung) 대한전자공학회 2020 대한전자공학회 학술대회 Vol.2020 No.11

SOC 센서 발열 분석을 통한 시스템 발열 제어 기법

김지현(Ji-Hyun Kim),정성우(Sung-Woo Chung) 한국정보과학회 2010 한국정보과학회 학술발표논문집 Vol.37 No.1B

최근 카메라 센서는 ISP(Image Signal Processor)를 별도로 사용하지 않고 SOC(System on Chip) 방식으로 설계를 하여 소형화를 추구하고 있지만, High Resolution의 카메라가 개발 요구되어지면서 센서 Pixel 및 스위칭 트랜지스터의 집적화가 심화되고 있다. 이러한 고집적화는 카메라 센서 내 발열 관리에 대한 관심을 높여주고 있다. 본 논문에서는 우선 SOC 센서가 ISP를 탑재한 센서이므로 프로세서 발열 관리 기법에 대해 먼저 소개를 한 후, SOC 방식 센서를 대상으로 열이 발생되는 관련 조건을 확인 검사하고, 분석한 결과를 보인다. 또한 이러한 분석 결과를 토대로 발열을 제어 할 수 있는 방법으로 DAC(Digital Analog Converter)를 사용하여 센서 내 사용되는 전류 증폭을 최소화 한 설계 방식에 대해 분석해 보았으며, 전류 증폭을 최소화한 결과 최대 PCLK(Pixel Clock)에서도 열화에 따른 Noise(Hot Pixel)를 개선시킬 수 있었다.

온도 인지 마이크로프로세서를 위한 듀얼 레지스터 파일 구조

최진항,공준호,정의영,정성우,Choi, Jin-Hang,Kong, Joon-Ho,Chung, Eui-Young,Chung, Sung-Woo 한국정보과학회 2008 정보과학회논문지 : 시스템 및 이론 Vol.35 No.12

Today's microprocessor designs are not free from temperature as well as power consumption. As processor technology scales down, an on-chip circuitry increases power density, which incurs excessive temperature (hotspot) problem. To tackle thermal problems cost-effectively, Dynamic Thermal Management (DTM) has been suggested: DTM techniques have benefits of thermal reliability and cooling cost. However, they require trade-off between thermal control and performance loss. This paper proposes a dual integer register file structure to minimize the performance degradation due to DTM invocations. In on-chip thermal control, the most important functional unit is an integer register file. It is the hotspot unit because of frequent read and write data accesses. The proposed dual integer register file migrates read data accesses by adding an extra register file, thus reduces per-unit dynamic power dissipation. As a result, the proposed structure completely eliminates localized hotspots in the integer register file, resulting in much less performance degradation by average 13.35% (maximum 18%) improvement compared to the conventional DTM architecture. 오늘날 마이크로프로세서의 설계는 전력 소모 문제만이 아닌 온도 문제에서도 자유롭지 않다. 제조 공정의 미세화와 고밀도 회로 집적화가 칩의 전력 밀도를 높이게 되어 열성 현상을 발생시키기 때문이다. 이를 해결하기 위해 제안된 동적 온도 제어 기술은 냉각 비용을 줄이는 동시에 칩의 온도 신뢰성을 높인다는 장점을 가지지만, 냉각을 위해 프로세서의 성능을 희생해야 하는 문제점을 가지고 있다. 본 논문에서는 프로세서의 성능 저하를 최소화하면서 온도를 제어하기 위해 듀얼 레지스터 파일 구조를 제시한다. 온도 제어를 고려하였을 때 가장 관심을 끄는 것은 레지스터 파일 유닛이다. 특히 정수형 레지스터 파일 유닛은 그 빈번한 사용으로 인하여 프로세서 내부에서 가장 높은 온도를 가진다. 듀얼 레지스터 파일 구조는 정수형 레지스터 파일에 대한 읽기 접근을 두 개의 레지스터 파일에 대한 접근으로 분할하는데, 이는 기존 레지스터 파일이 소모하는 동적 전력을 감소시켜 열성 현상을 제거하는 효과를 가져온다. 그 결과 동적 온도 제어 기법에 의한 프로세서 성능 감소를 완화시키는데, 평균 13.35% (최대 18%)의 성능 향상을 확인할 수 있었다.

無機質이 마늘의 成長 및 成分에 미치는 影響

曺秀悅(Cho Soo Yeul),李盛雨(Lee Sung Woo),鄭時鍊(Chung See Ryun),李瑯雨(Lee Rang Woo) 한국원예학회 1973 Horticulture, Environment, and Biotechnology Vol.13 No.-

공정 변이 조건 하의 수율 인식 캐시 설계를 위한 캐시 메모리 내로우 밸류 검색

장형범(Hyung Beom Jang),정성우(Sung Woo Chung),윤성로(Sungroh Yoon) 한국정보과학회 2008 한국정보과학회 학술발표논문집 Vol.35 No.1

공정 기술의 발전에 따라 공정 변이 (process variation)에 따른 수율 (yield) 감소 문제가 대두하고 있으며, 공정 변이 대응 설계 기법 (process variation tolerant design technique)은 하드웨어 제작 시 반드시 고려되어야 할 중요한 요소가 되었다. 캐시 메모리 (cache memory)의 경우에도 공정 변이로 인한 수율 감소 문제에 대처할 수 있는 설계 방법의 개발이 절실하다. 본 논문에서는 캐시에 저장되는 데이터의 특성 분석을 통해 공정 변이에 대응할 수 있는 새로운 캐시 구조 설계에 대한 연구를 소개한다.