http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
電子回路의 DC 및 過渡解析을 위한 2次 Newton-Raphson 方法
전영현,이기준,박송배,Jun, Young-Hyun,Lee, Ki-Jun,Park, Song-Bai 대한전자공학회 1989 전자공학회논문지 Vol. No.
In this paper we propose a new method for solving a set of nonlinear algebraic equations encountered in the DC and transient analyses of electronic circuits. This method will be called Quadratic Newton-Raphson Method (QNRM), since it is based on the Newton-Raphson Method (NRM) but effectively takes into accoujnt the second order derivative terms in the Taylor series expansion of the nonlinear algebraic equations. The second order terms are approximated by linear terms using a carefully estimated solution at each iteration. Preliminary simulation results show that the QNRM saves the overall computational time significantly in the DC and transient analysis, compared with the conventional NRM. 본 논문에서는 회로해석 중에서 DC및 과도(transient)해석에 필요한 비선형 대수 방정식을 풀기 위한 새로운 방법으로서 Quadratic Newton Raphson Method(QNRM)을 제안한다. QNRM은 Newtok-Raphson method(NRM)에 기본을 두고 있지만, 비선형 대수 방정식의 Taylor 급수 전개에서 2차 미분항을 포함한다. 각 반복 과정에서 미지수에 관한 2차식이 되는데 해를 예측함으로서 선형화 할 수 있다. QNRM의 수렴속도를 올리기 위해서는 이 해의 정확한 예측이 매우 중요하명 그 한 방법을 제시하였다. QNRM을 DC및 과도해석에 적용한 결과 NRM을 사용한 것보다 계산시간 및 반복횟우에 있어서 25% 이상 감소됨을 보여주었다.
Switch Level Logic Simulator Using Polynomial MOS Delay Model
전영현,전기,박송배,Jun, Young-Hyun,Jun, Ki,Park, Song-Bai The Institute of Electronics and Information Engin 1988 전자공학회논문지 Vol.25 No.6
A new technique is proposed for switch-level logic simulation for NMOS and CMOS logic circuits. For the simple inverter the rise or fall delay time is approximated by a product of polynomials of the input waveform slope, the output loading capacitance and the device configuration ratio, the polynomial coefficients being so determined as to best fit the SPICE simuladtion results for a given fabrication process. This approach can easily and accurately be extened to the case of multiple input transitions. The simulation results show that proposed method can predict the delay times within 5% error and with a speed up by a factor of three orders of magnitude for several circuits tested, as compared with the SPICE simulation.
Timing Simulator by Waveform Relaxation Considering the Feedback Effect
전영현,이창우,이기준,박송배,Jun, Young Hyun,Lee, Chang Woo,Lee, Kijun,Park, Song Bai The Institute of Electronics and Information Engin 1987 전자공학회논문지 Vol.24 No.2
Timing simulators are widely used nowadays for analyzing large-scale MOS digital circuits, which, however, have several limitations such as nonconvergence and/or in accuracy for circuits containing tightly coupled feedback elements or loops. This paper describes a new timing simulator which aims at solving these problems. The algorithm employed is based on the wave-form relaxation method, but exploits the signal flow along the feedback loops. Each of feedback loops is treated as one circuit block and then local iterations are performed to enhance the timing simulation. With these techniques, out simulator can analyze the MOS digital circuits with up to 5-20 times of the magnitude speed improvemnets as compared to SPICE2, while maintaining the accuracy.
An 8-Gb/s/channel Asymmetric 4-PAM Transceiver with an Adaptive Pre-emphasis for Memory Interface
장영찬,전영현,Jang, Young-Chan,Jun, Young-Hyun The Institute of Electronics and Information Engin 2009 電子工學會論文誌-CI (Computer and Information) Vol.46 No.8
고속 메모리의 인터페이스를 위한 8 ${\times}$ 8-Gb/s/채널 4-레벨 펄스진폭변조 입출력회로를 1.35V의 공급전압을 가지는 70nm DRAM 공정을 이용하여 설계하였다. 4-레벨 펄스진폭변조를 위한 3 가지의 eye opening에서 상위와 하위 eye의 전압과 시간의 마진을 증가시키기 위해 비균형 4-레벨 펄스진폭변조의 신호전송 기법을 제안한다. 제안한 기법은 수신 단에서의 기준 전압 노이즈 영향을 33% 감소시키며, 이를 통계적인 수식을 통해 분석한다 일반적인 직렬 인터페이스 대비 신호 손실이 적은 DRAM 채널의 ISI(신호간의 간섭)를 줄이기 위해 수신 단에서 단일 비트 펄스의 테스트 신호를 적분함으로 ISI를 측정하는 적응형 프리앰퍼시스 기법을 구현한다. 또한, 이를 위해 정해진 테스트 패턴에 의해 최적의 ISI를 측정하기 위한 적분 클럭의 시간 보정기법을 제안한다. An 8${\times}$8-Gb/s/channel 4-PAM transceiver was designed for high speed memory applications by using 70nm DRAM process with 1.35V supply. An asymmetric 4-PAM signaling scheme is proposed to increase the voltage and time margin of upper and lower eyes in 3-class eye opening. A mathematical basis shows that this scheme statistically reduces 33% of reference noise effect in a receiver. Also, an adaptive pre-emphasis scheme, which utilizes a lone-bit pulse with integrator at the receiver, is introduced to reduce ISI for a simple DRAM channel. In this scheme, an integrating clock timing calibration by using a pre-determined pattern is proposed for the optimum ISI measurement.
메모리 인터페이스를 위한 적응형 프리엠퍼시스를 가지는 8-Gb/s/채널 비균형 4-레벨 펄스진폭변조 입출력회로
장영찬(Young-Chan Jang),전영현(Young-Hyun Jun) 大韓電子工學會 2009 電子工學會論文誌-SD (Semiconductor and devices) Vol.46 No.8
고속 메모리의 인터페이스를 위한 8 × 8-Gb/s/채널 4-레벨 펄스진폭변조 입출력회로를 1.35V의 공급전압을 가지는 70㎚ DRAM 공정을 이용하여 설계하였다. 4-레벨 펄스진폭변조를 위한 3 가지의 eye opening에서 상위와 하위 eye의 전압과 시간의 마진을 증가시키기 위해 비균형 4-레벨 펄스진폭변조의 신호전송 기법을 제안한다. 제안한 기법은 수신 단에서의 기준 전압 노이즈 영향을 33% 감소시키며, 이를 통계적인 수식을 통해 분석한다. 일반적인 직렬 인터페이스 대비 신호 손실이 적은 DRAM 채널의 ISI(신호간의 간섭)를 줄이기 위해 수신 단에서 단일 비트 펄스의 테스트 신호를 적분함으로 ISI를 측정하는 적응형 프리앰퍼시스 기법을 구현한다. 또한, 이를 위해 정해진 테스트 패턴에 의해 최적의 ISI를 측정하기 위한 적분 클럭의 시간 보정기법을 제안한다. An 8 × 8-Gb/s/channel 4-PAM transceiver was designed for high speed memory applications by using 70㎚ DRAM process with 1.35V supply. An asymmetric 4-PAM signaling scheme is proposed to increase the voltage and time margin of upper and lower eyes in 3-class eye opening. A mathematical basis shows that this scheme statistically reduces 33% of reference noise effect in a receiver. Also, an adaptive pre-emphasis scheme, which utilizes a lone-bit pulse with integrator at the receiver, is introduced to reduce ISI for a simple DRAM channel. In this scheme, an integrating clock timingcalibration by using a pre-determined pattern is proposed for the optimum ISI measurement.
조영심(Young-Sim Jo),전영현(Young-Hyun Jun),최명렬(Myung-Ryul Choi) 한국멀티미디어학회 2006 한국멀티미디어학회 학술발표논문집 Vol.2006 No.2
기존의 에지 추출 기법들은 그레이 영상에서 연산을 수행 하였다. 본 논문에서는 컬러 영상에 적합한 에지 추출 기법을 제안한다. 색 분할에 적합한 CIE L<SUP>*</SUP><SUP></SUP>u<SUP>*</SUP>v<SUP>*</SUP>좌표계로 좌표계 변환 후에 색 분할을 하여 분할된 영역을 중심으로 기존의 유사연산자와 고주파 통과 필터를 기반으로 새로운 에지 추출 기법을 제안한다. 제안한 기법은 컬러 영상의 밝기의 변화를 추출하며 노이즈에 강하며, 적용결과 특히 Green과 Blue의 에지 검출 면에서 기존의 기법들에 비해 탁월한 성능을 발휘한다.