http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
안영정(Young-Jung Ahn),송관호(Gwan-Ho Song),최진영(Jin-Young Choi) 한국정보과학회 2007 한국정보과학회 학술발표논문집 Vol.34 No.1B
하드웨어 개발에 있어서 데이터의 신속한 처리와 공정의 저렴한 비용을 위해 회로의 많은 부분이 게이트 레벨에서 구현된다. 기능 검사는 하드웨어 개발에 있어서 설계의 기능을 분석하는 중요한 설계 흐름이다. 기존의 기능 검사는 사용자의 요구에 의해 하드웨어 시스템이 복잡해지고 개발 주기가 점점 빨라지는 시장의 특성으로 인해 설계자에게 시간적 경제적인 부담감을 준다. 본 연구에서는 설계자에게 가중되는 부담을 극복하고 보다 효율적인 기능 검사를 위해 모델 체킹을 동치성 검사에 적용하는 방법을 제안하고자 한다.
Combining 분기 예측기에서의 Choice 분기 예측기의 포화 카운터에 관한 연구
안영정(Young-Jung Ahn),황대연(Dae Yon Hwang),이용석(Yong-Suk Lee),최진영(Jin-Young Choi) 한국정보과학회 2009 한국정보과학회 학술발표논문집 Vol.36 No.2B
분기 명령어에 의한 분기 예측 정확도는 파이프라인과 슈퍼스칼라 방식 그리고 동적 스케쥴링 기법이 일반화된 시스템의 전체적인 성능에 큰 영향을 미친다. 이는 분기 예측이 실패했을 경우 잘못된 분기 예측으로 인한 페널티가 발생하기 때문이다. 잘못된 분기 예측으로 인한 페널티는 파이프라인의 깊이가 깊어지고 많은 수의 명령어가 동시에 수행되는 시스템일수록 더 큰 값을 가진다. 본 논문에서는 분기 예측의 정확도를 위해서, Combining 분기 예측기에서 보다 적합한 분기 예측기를 선택하기 위한 선택 분기 예측기의 포화 카운터에 대해 논하고자 한다. Combing 분기 예측기는 다양한 분기 예측기를 사용하여 해당 분기 명령어에 적합한 분기 방향을 선택하여 분기 예측한다.
안영정(Young-Jung Ahn),송관호(Gwan-Ho Song),최진영(Jin-Young Choi) 한국정보과학회 2006 한국정보과학회 학술발표논문집 Vol.33 No.2A
하드웨어 개발에 있어서 데이터의 신속한 처리와 공정의 저렴한 비용을 위해 많은 부분이 조합회로로 설계된다. 기능 검사는 하드웨어 개발에 있어서 설계의 기능을 분석하는 중요한 설계 흐름이다. 하지만 복잡한 기존의 기능 검사의 절차는 사용자의 요구에 의해 하드웨어 시스템이 복잡해지고 정보산업의 발전에 따라 개발 주기가 점점 빨라지는 시장의 특성으로 인해 설계자에게 많은 시간적 경제적인 부담감을 준다. 본 논문에서는 설계자에게 가중되는 부담을 극복하고 효율적인 조합회로의 기능 검사를 위한 정형적 방법을 제시하고자 한다.
SCADE를 이용한 MIPS 기반의 Pipelined Processor 명세
안영정(Young-Jung Ahn),송관호(Gwan-Ho Song),최진영(Jin-Young Choi) 한국정보과학회 2008 한국정보과학회 학술발표논문집 Vol.35 No.1
고성능, 저전력 마이크로 프로세서를 개발하기 위해서는 각 파이프라인 단계마다 Critical Path를 통계적으로 설정하여 성능 및 전력 소모에 대한 평가가 이루어져야 한다. 각 파이프라인 단계의 Critical Path를 통계적으로 설정하기 위해선 명령어 수행 과정을 파악하는 작업이 선행되어야 한다. 본 논문에서는 Data Flow Synchronous 언어인 SCADE를 이용하여 파이프라인 프로세서를 명세하고 가시적 확인을 통해 명령어 수행 과정을 효율적이고 정확하게 파악하는 방법을 제안하고자 한다.
안영정(Young Jung Ahn),김진현(Jin Hyun Kim),최진영(Jin Young Choi) 한국정보과학회 2001 한국정보과학회 학술발표논문집 Vol.28 No.2Ⅲ
내장형 시스템은 산업전반에 다양한 방법으로 응용되고 있다. 하지만 항공 분야나 원자력 분야의 내장형 시스템은 안전성과 신뢰성이 절대적으로 보장되어야 하는 시스템으로 그 설계부터 구현에 이르기까지 다양한 방법으로 검사되고 검증되어야 한다. 본 논문에서는 내장형 시스템의 통합설계를 위한 기반으로 하드웨어 설계언어인 Verilog를 입력언어로 받아들여 이를 정형검증 도구인 VIS를 통하여 검증한 다음 이를 바로 구현하는 방법론 및 예를 보이고자 한다. 이러한 방법을 통해 내장형 시스템의 안정성과 신뢰성의 수준을 향상시키고자 한다.
MDD를 이용한 효율적인 테스트 케이스 생성 방법론 연구
안영정(Young-Jung Ahn),방기석(Ki-Seok Bang),최진영(Jin-Young Choi) 한국정보과학회 2002 한국정보과학회 학술발표논문집 Vol.29 No.2Ⅱ
복잡한 하드웨어 및 소프트웨어를 설계함에 있어 그 안정성에 대한 보장이 매우 중요하다. 이를 위해 정형 검증 이나 테스팅과 같은 많은 기법을 활용하고 있다. 그러나 안정성 검증을 위해 시스템을 모델링하고 테스트 케이스를 만드는 과정에서 상태 폭발에 따른 메모리의 한계에 부딪히게 된다. 본 논문에서는 이러한 문제를 해결하고, 메모리를 효율적으로 이용할 수 있는 탐색방법을 이용한 테스트 케이스 생성 알고리즘을 제안한다.
하드웨어 명세 및 구현의 정확성 확인 방법을 위한 연구
안영정(Young-Jung Ahn),김민숙(Min-Suk Kim),방기석(Ki-Seok Bang),최진영(Jin-Young Choi) 한국정보과학회 2003 한국정보과학회 학술발표논문집 Vol.30 No.1A
기능 검사(function simulation)란 하드웨어 시스템의 설계시 모델의 기능, 성능, 표준 준수 여부, 그리고 다른 상위 수준 조건의 관점에서 그 설계를 분석하는 중요한 설계 흐름이다. 하지만 복잡한 기존의 기능 검사의 절차는 사용자의 요구에 의해 하드웨어 시스템이 점점 복잡해지고 정보산업의 발전에 따라 개발 주기가 점점 빨라지는 시장의 특성으로 인해 설계자에게 많은 시간적 경제적인 부담감을 준다. 본 논문에서는 설계자에게 가중되는 부담을 극복하고 보다 효율적인 하드웨어 시스템의 모델링 및 기능 검사를 위해 오토마타 동치성 검사를 통한 하드웨어 시스템의 논리적 정확성 확인 방법론을 제안한다.
안영정(Young-Jung Ahn),최진영(Jin-Young Choi) 한국정보과학회 2005 한국정보과학회 학술발표논문집 Vol.32 No.2
정보보호 제품의 주요한 역할을 담당하는 암호 모듈의 구현 무결성을 보증하기 위해 많은 연구가 활발히 이루어지고 있다. 하지만 기존의 일반적인 테스팅 방법으로는 구현 무결성에 대해 신뢰하지 못한다. 본 논문에서는 NIST (the US National Institute of Science and Technology)에서 AES(Advanced Encryption Standard)로 제정된 Rijndael 블록암호 모듈을 Verilog로 구현하고 CBMC를 이용하여 새로운 방식의 구현 무결성 평가 방법을 제시하고자 한다.
내장형 시스템 설계 언어인 SystemC로 부터의 Blif - MV 변환 규칙 연구
김민숙(Min-Suk Kim),안영정(Young-Jung Ahn),방기석(Ki-Seok Bang),최진영(Jin-Young Choi) 한국정보과학회 2002 한국정보과학회 학술발표논문집 Vol.29 No.2Ⅱ
내장형 시스템의 개발에 있어서 자원의 효율적인 활용과 정확한 설계를 위해 SystemC를 이용한 통합설계 방식이 많이 사용되고 있다. 하지만 시스템이 점점 복잡해 지면서 단순한 언어차원에서의 개발 뿐 아니라 개발 이전에 시스템의 정확성을 검증해야 할 필요성이 대두되었다. 이를 위해 정형기법 및 테스팅과 같은 방법을 사용하게 되었다. 본 논문에서는 SystemC로부터 정형기법 도구인 VIS의 입력 언어인 BLIF-MV로 자동 변환하는 알고리즘을 제시하고, SystemC 코드로부터의 자동 검증 방법을 제안하고자 한다.
CMMI 기반 결함 예측 성과 모델을 이용한 소프트웨어 개발 노력 분배 연구
곽미경 ( Mi-kyung Kwak ),안영정 ( Young-jung Ahn ),최진영 ( Jin-young Choi ) 한국정보처리학회 2008 한국정보처리학회 학술대회논문집 Vol.15 No.1
소프트웨어 프로젝트를 진행할 때, 소프트웨어 개발에 투입할 노력의 정확한 추정과 더불어 소프트웨어 생명주기 단계별 적정한 개발노력을 투입하는 것은 프로젝트 성공을 위해 필요한 요소중 하나이다. 조직의 과거 데이터를 활용한 기존의 개발노력 분배 방식은 단계별로 발생되는 결함의 양에 따라 개발노력의 투입량 변동이 발생될 수 있다. 본 연구에서는 CMMI 조직 프로세스성과(Organization Process Performance) 프로세스 기반의 결함 예측을 이용한 개발노력 분배 성과모델을 제시하고, 제시한 성과모델의 예측값과 프로젝트 수행 결과 값의 비교를 통해서 제시한 성과모델의 유효성 및 결함과 개발노력 분배의 연관성에 대해서 검증 하고자 한다.