http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
- 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
- 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
RISS 인기검색어
- 검색키워드
- 저자 : 신한중 (검색결과 7 건)
- 무료
- 기관 내 무료
- 유료
-
신한중,김준식 한국융합신호처리학회 2003 융합신호처리학회 논문지 (JISPS) Vol.4 No.2
본 논문에서는 반도체 소자의 DC 파라메터에 대한 특성을 검사하는 DC 파라메터 검사 시스템을 개발하였다. 개발된 시스템은 IBM-PC와 연결하기 위한 CPLD(Complex Programmable Logic Device)로 구현된 연결부와 ADC/DAC부, 전압원/전류원, 가변저항부, 측정부로 구성되어 있다. 제안된 시스템에서 정전압원과 정전류원은 하나의 회로로 설계하여 외부의 컴퓨터에서 주어지는 모드명령에 의해 선택되도록 하였으며, VHDL(VHSIC Hardware Description Language)을 사용하여 회로를 제어하고 신호를 변환하는 기능을 CPLD로 설계하였다. 제안된 시스템은 두 개의 채널을 가지고 있으며, VFCS(Voltage Force Current Sensing) 모드와 CFVS(Current Force Voltage Sensing) 모드로 동작할 수 있도록 하였다. 검사 전압의 범위는 0(V)-10(V)까지이고, 검사전류의 범위는 0[mA]-100[mA]까지로 다이오드를 사용하여 설계된 회로의 성능을 검증하였다. In this paper, we developed the U parameter test system which inspects the property of DC parameter for semiconductor products. The developed system is interfaced by IBM-PC. It is consisted of CPLD part, ADC (Analogue to Digital Converter), DAC (Digital to Analogue Converter), voltage/current source, variable resistor and measurement part. In the proposed system, we have designed the constant voltage source and the constant current source in a part. The CPLD part is designed by VHBL, which it generates the control and converts the serial data to parallel data. The proposed system has two test channels and it operates VFCS mode and CFVS mode. The range of test voltage is from 0[V] to 100[V], and the range of test current is from 0[mA] to 100[mA)]. The diode is tested. The test results have a good performance.
-
가산투영을 이용한 반도체 IC lead inspection 알고리듬
신한중,유영형,김준식 호서대학교 공업기술연구소 1998 공업기술연구 논문집 Vol.17 No.1
산업 기술이 급속하게 발전함에 따라 제조 회사에서는 국제적인 경쟁력을 확보하기 위하여 자동화 설비에 많은 투자를 하여 생산성을 높이고 있는 실정이며 ,특히 기술의 진보로 생산 분야에서 생산되는 반도체 칩 (c h ip ) 이 소형화되어 인간의 시각에 의한 검사는 한계점에 도달하여 , 검사의 정밀도 와 제품의 생산성 면에서 영상처리가 절실히 요구되고 있다 . 본 논문에서는 반도체 칩에 대하여 외관 검사를 통한 칩의 위치와 리드에 대한 불 량 을 검출하기 위한 알고리듬을 제 안 하였다 . 위치의 검사에는 취득 영상을 수직 및 수평으로 가산 투영하여 영상 블록의 크기를 결정하고 오차를 적게 하기 위하여 다시 수평영역을 2 등분 한후에 각각 수직 및 수평의 임 계 치 (th r e s h o ld ) 를 결정한다 . 그 임계치를 이용하여 리드 영역을 분리하고 , 분리된 각각의 리드에 대해 검사를 수행하여 불량을 판정하였다 . 본 논문에서는 취득 영상에 대하여 직접 수직 , 수평 방향으로 화 소 수 를 가산하기 때문에 영상의 분리 과정에서 발생할 수 있는 오차를 최소화 할 수 있으며 , 리드 영역을 분리할 때칩의 몸체와 리드 사이에 혼입되는 잡음에 대한 문 제 점 을 해결할 수 있는 장점을 지니고있다 . 또한 처리 속도를 향상시키기 위해서 복잡한 전처리 단계를 거의 사용하지 않아 처리시 간을 절약할 수 있어 생 산성을 높일 수 있다 .
-
-
가산투영을 이용한 반도체IC lead inspection 알고리듬
신한중,김준식,유영형 湖西大學校工業技術硏究所 1998 工業技術硏究所論文集 Vol.17 No.-
산업 기술이 급속하게 발전함에 따라 제조 회사에서는 국제적인 경쟁력을 확보하기 위하여 자동화 설비에 많은 투자를 하여 생산성을 높이고 있는 실정이며, 특히 기술의 진보로 생산 분야에서 생산되는 반도체 칩(chip)이 소형화되어 인간의 시각에 의한 검사는 한계점에 도달하여, 검사의 정밀도와 제품의 생산성 면에서 영상처리가 절실히 요구되고 있다. 본 논문에서는 반도체 칩에 대하여 외관 검사를 통한 칩의 위치와 리드에 대한 불량을 검출하기 위한 알고리듬을 제안하였다. 위치의 검사에는 취득 영상을 수직 및 수평으로 가산 투영하여 영상 블록의 크기를 결정하고 오차를 적게 하기 위하여 다시 수평영역을 2등분 한 후에 각각 수직 및 수평의 임계치(threshold)를 결정한다. 그 임계치를 이용하여 리드 영역을 분리하고, 분리된 각각의 리드에 대해 검사를 수행하여 불량을 판정하였다. 본 논문에서는 취득 영상에 대하여 직접 수직, 수평 방향으로 화소수를 가산하기 때문에 영상의 분리과정에서 발생할 수 있는 오차를 최소화 할 수 있으며, 리드 영역을 분리할 때 칩의 몸체와 리드 사이에 혼입되는 잡음에 대한 문제점을 해결할 수 있는 장점을 지니고 있다. 또한 처리 속도를 향상시키기 위해서 복잡한 전처리 단계를 거의 사용하지 않아 처리 시간을 절약할 수 있어 생산성을 높일 수 있다.
-
發根方法이 African violet 發根에 미치는 影響
沈慶久,辛漢中 成均館大學校 1981 論文集 Vol.30 No.-
The present experiment was conduct to investigate the effect of rooting method of African violet (Saintpoulia ionantha) cuttings. The results obtained are as follows. 1. Polyethylene enclosed cutting methods increased the number of rootings of African violet. 2. Rooting occured 14 days ofter cutting and shoot were differentiated 30 days after cutting by polyethylene enclosed methode. 3. The number of differentiated roots was increased of the polyethylene enclosed cuttings. However, Non-polyethylene enclosed cuttings significantly increased shoot development. 4. Rooting in cuttings was greatly influenced by varieties. Among the 3 varieties tested “Blue King” rooted sooner than other varieties. 5. Among the 3 varieties tested “Apollo” shoots developed sooner than the other varieties.
-
金俊植,愼漢重 호서대학교 공업기술연구소 2000 工業技術硏究所論文集 Vol.19 No.-
in this Paper, we developed the DC parameter system which inspects the property of DC parameter for semiconductor products. The conventional system has complex hardware. Also the interfacing with IBM-PC is hard because that was almost materialized by analogy circuits. The proposed system is interfaced by IBM-PC. It is consisted of CPLD (Complex Programmable Logic Device) part, ADC (Analogue to Digital Converter), DAC (Digital to Analogue Converter), voltage/current source, variable resistor and measurement part. In the proposed system, we have designed the constant voltage source and the constant current source in a part. The CPLD part is designed by VHDL (VHSIC Hardware Description Language), which it generates the control and converts the serial data to parallel data. Voltage source part generates analogue test voltage and maintains that one. Current source part generates the analogue test current and maintains the current. ADC part converts analogue data to 16 bits digital data. DAC part converts the 12 bits digital test voltage to analogue voltage. Variable resistor is the part far the controlling the range of current. The proposed DC parameter test system has two test channels and it operates VFCS (Voltage Force Current Sensing) mode and CFVS (Current Force Voltage Sensing) mode. The normal resistor with error range ±5% and diode is tested. When the normal resistor testing about 10% error is measured. When the diode testing about 7% error is measured.
-
연관 검색어 추천
이 검색어로 많이 본 자료
활용도 높은 자료
