http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
고밀도 3D 형상 계측 시스템에서의 고속 시차 추정을 위한 NCC 알고리즘 기반 하드웨어 구조
배경렬 ( Kyeong Ryeol Bae ),권순 ( Soon Kwon ),이용환 ( Yong Hwan Lee ),이종훈 ( Jong Hun Lee ),문병인 ( Byung In Moon ) 한국센서학회 2010 센서학회지 Vol.19 No.2
This paper proposes an efficient hardware architecture to estimate disparities between 2D images for generating 3D depth images in a stereo vision system. Stereo matching methods are classified into global and local methods. The local matching method uses the cost functions based on pixel windows such as SAD(sum of absolute difference), SSD(sum of squared difference) and NCC(normalized cross correlation). The NCC-based cost function is less susceptible to differences in noise and lighting condition between left and right images than the subtraction-based functions such as SAD and SSD, and for this reason, the NCC is preferred to the other functions. However, software-based implementations are not adequate for the NCC-based real-time stereo matching, due to its numerous complex operations. Therefore, we propose a fast pipelined hardware architecture suitable for real-time operations of the NCC function. By adopting a block-based box-filtering scheme to perform NCC operations in parallel, the proposed architecture improves processing speed compared with the previous researches. In this architecture, it takes almost the same number of cycles to process all the pixels, irrespective of the window size. Also, the simulation results show that its disparity estimation has low error rate.
최근 페이지 참조 빈도를 고려한 최적화된 NUR 페이지 교체 정책
민경국 ( Kyeong-kuk Min ),김영규 ( Young-kyu Kim ),배경렬 ( Kyeong-ryeol Bae ),문병인 ( Byungin Moon ) 한국정보처리학회 2012 한국정보처리학회 학술대회논문집 Vol.19 No.2
가상메모리 시스템에서 페이지 부재(page fault)를 최소화하기 위해서는 미래에 사용될 페이지를 미리 예측하는 것이 중요하다. 미래에 사용될 페이지는 이미 입력된 페이지들의 패턴 분석을 통해 예측 가능하며 이를 통해 시스템 성능을 최대화 할 수 있는 페이지 교체 정책(page replacement policy)에 대한 연구가 필요하다. 본 논문에서는 동일한 교체 우선권을 가지는 페이지들 간의 예측적중률을 높이기 위하여 기존의 NUR(not used recently) 정책에 참조횟수 비트를 추가하여 우선 순위를 판단하는 방법을 제안한다. 제안하는 정책은 C 언어를 기반으로 모델링 되었으며 시뮬레이션 결과 페이지 프레임의 크기와 무관하게 기존의 정책들에 비해 성능이 향상됨을 확인하였다.
장영종(Young-jong Jang),배경렬(Kyeong-ryeol Bae),문병인(Byungin Moon) 한국정보기술학회 2011 Proceedings of KIIT Conference Vol.2011 No.5
기존의 프레젠테이션 방식은 컴퓨터나 노트북을 통해서 모니터나 빔 프로젝터와 같은 출력 장치로 영상정보를 전달한다. 하지만 이러한 프레젠테이션 방식은 컴퓨터와 노트북의 사용이 필수적으로 요구되어 휴대가 어렵고 유선 방식인 경우 행동반경에 제약이 생긴다. 본 논문에서는 이러한 문제를 해결하기 위해 Core-A를 이용한 무선 프레젠테이션 시스템을 제안한다. 본 논문에서 제안하는 무선 프레젠테이션 시스템은 블루투스기능이 탑재된 스마트폰과 무선 프레젠테이션 SoC(System on Chip) 플랫폼으로 구성되며 이를 통해 장소에 구애받지 않는 무선 프레젠테이션의 실현이 가능하다. Conventional presentation methods transfer image information, stored on PC or laptop, to output devices such as beam projector or monitor. These methods require PC or laptop for presentation, so that conventional methods are difficult to carry and have restriction of movement. In this paper, we propose the Core-A based wireless presentation system to increase portability. The proposed wireless presentation system consists of smart-phones supporting bluetooth communication and Core-A based wireless presentation SoC(System on Chip) platform. The proposed system makes it possible to wireless presentation regardless of place.
효율적인 시차 계산을 위한 다이내믹 프로그래밍 정합 하드웨어 구조
조재욱(Jae-Uk Jo),배경렬(Kyeong-ryeol Bae),문병인(Byungin Moon) 한국정보기술학회 2012 Proceedings of KIIT Conference Vol.2012 No.11
다이내믹 프로그래밍 정합은 좌·우 영상의 스캔라인 간 정합오차를 나타내는 시차공간영상에서 최소비용경로를 찾아 시차를 계산하는 방법이다. 하지만 일반적으로 시차공간영상을 생성하기 위해서는 많은 시간이 소모될뿐 아니라 메모리 사용을 필요로 한다. 이에 본 논문에서는 불필요한 연산을 줄이면서 최소의 레지스터를 사용하여 메모리 사용을 대체할 수 있는 다이내믹 프로그래밍 정합 하드웨어 구조를 제안한다. 제안하는 하드웨어 구조는 XilinX Virtex4 LX60 FPGA 기반의 플랫폼을 통해 검증되었으며 실시간 성능을 확인하였다. The stereo matching based on dynamic programming calculates the disparity by finding a minimum cost path in disparity space image which represents the matching costs between scanlines of left and right images. However, generally, to make disparity space image is time consuming step and needs lots of memory space to store the matching costs. In this paper, we propose a stereo matching hardware architecture which reduces unnecessary operations of dynamic programming and replace the memory space with minimal registers for disparity space image. The proposed hardware architecture was verified through XilinX Virtex4 LX60 FPGA platform and was confirmed real-time performance.