http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
CTM을 위한 로보트 매니퓰레이터의 VSMFC 제어기 설계
박세승,박종국,Park, Sei-Seung,Park, Chong-Kug 대한전자공학회 1990 전자공학회논문지 Vol. No.
로보트 매니퓰레이터를 제어하는데 있어서, 토오크 계산법을 이용한 새로운 가변구조 모델 추종제어기를 설계한다. 슬라이딩 모드가 존재하기 위한 충부조건은 Lyapunov 함수에 의해 유도된다. 기준 모델은 이중 적분기를 사용하고 가속도 입력은 시스템의 안정성과 원하는 성능을 얻기 위하여 비례-미분 제어기로 구성한다. 제안된 제어기법은 매니퓰레이터 동력학 방정식 각 항들의 상한값과 추정값을 부여함으로써 정확한 매개변수의 지식과 역행렬 계산을 요구하지 않는다. 따라서 모의실험 결과 제어된 제어기가 목적궤적의 수렴성이 개선되었음을 보여준다. In the control of robot manipulators, this paper presents a design of a new variable structure model following controller(VSMFC) using computed torque method (CTM). A sufficient condition for the existence of a sliding mode is derived by Lyapunov function. The reference model is a double integrators and the acceleration input consists of a proportional-derivative controller for the purpose of the stabilization of system and the desired performance. The proposed control scheme which consists of upper bounded and estimated value of each term of the manipulator of matrix inversion. Therefore the simulation results show that this controller is improved to the convergence of desired trajectories.
박세승(Sei Seung Park),김광진(Kwangjin Kim),고낙용(Nak Yong Ko),서동진(Dongjin Seo) 한국정보기술학회 2007 한국정보기술학회논문지 Vol.5 No.4
This paper proposes a method to reduce the pose error of dead reckoning for an indoor mobile robot. The dead reckoning method using only wheel encoder information can't avoid the error in localization due to mechanical error and control error such as slip, wheel diameter error, and uneven floor. To compensate for the pose error, the proposed method uses orientation information sensed by electronic compass. The heading angle from the electronic compass substitutes the dead reckoned heading angle, and is used to calibrate the dead reckoned position data. This method is tested and evaluated through simulation and experiments. This method keeps the pose error within some limit, while the pose error of dead reckoning accumulates and increases without limit as the robot moves.
오종오,박세승,Oh, Jong-Oh,Park, Sei-Seung 한국컴퓨터산업학회 2004 컴퓨터産業敎育學會論文誌 Vol.5 No.9
Multimedia database system can be improve data transferring efficiency by consulting catalogue database which is storing the object and serving multimedia meta-database and perform the pre-scheduling for data transferring and by delaying of transferring to reduce the responding timeand reordering the data by various method of transferring. By Introducing these techniques we can enhance the server resources utilizing, minimizing the users responding time and can decrease failure at the scheduling itself and easily search and transfer the information that the user wanted. Like this, the importance of multimedia information treating skill and efficient management are widely recognized and expected lots of research and development to form a butter efficient multimedia database syst
동적관리 게이트웨이 서버를 위한 이클립스 기반의 컴포넌트 개발 도구 설계
송시윤(Si-Yun Song),박세승(Sei-Seung Park),최진탁(Jin-Tak Choi) 한국정보기술학회 2010 Proceedings of KIIT Conference Vol.2010 No.-
과거에는 의료기기와 병원시스템간의 연동 및 유지보수가 PC 기반의 수작업으로 이루어졌으며 데이터 통합과 의료정보 시스템에 대한 연동서비스는 다국적 기업에만 의존하는 형태였다. 이러한 문제점을 해결하기 위해 의료 데이터 처리에 최적화된 동적관리 게이트웨이 서버가 제안되었고 제안된 이 게이트웨이 서버는 메디컬 게이트웨이와 병원정보 시스템간의 데이터 중계에 필요한 컴포넌트를 필요로 하게 되었다. 게이트웨이 서버를 구성하는 컴포넌트들은 게이트웨이 서버 프레임워크 기반의 모듈로 개발되는데 각각의 모듈은 OSGi를 기반으로 하기 때문에 OSGi에 대한 충분한 지식이 없다면 개발에 많은 시간이 소요될 수 있다. 따라서 본 연구에서는 개발 시간을 단축하고 개발지에게 편의성을 제공하기 위해 이클립스 기반의 통합개발이 가능한 게이트웨이 서버를 위한 컴포넌트 개발 도구를 제안한다. Linkage or maintenance for medical device and hospital system was based on PC in the past and Linkage Service for data integration and medical informatics system has depended on a multinational corporation. Dynamic Management Gateway Server optimized for medical data processing has proposed. It was in need of components to transmit a data for Medical Gateway and Health Informatics System. Components that composing Gateway Server is developed on module based on gateway server framework. Each module having based on OSGi, if we don't have enough knowledge, we can need much time to develop it. Therefore we propose component development tool based on Eclipse for gateway server to reduce the development time and provide convenience
무선 메쉬 망의 게이트웨이 부하 분담을 위한 최적 경로 기법 알고리즘
서지훈(Ji-hoon Seo),박세승(Sei-Seung Park),최진탁(Jin-Tak Choi) 한국정보기술학회 2009 Proceedings of KIIT Conference Vol.2009 No.-
무선 메쉬 네트워크 기술은 유선과 비슷한 전송속도를 갖은 무선 통신을 이용해서 무선 백본망으로 사용하는 기술을 의미하고, 토폴로지는 메쉬의 형태를 갖는다. 이러한 형태는 ad-hoc네트워크와 유사한 점을 가지고 있지만, 운용목적과 내부동작에서 다르기 때문에 경로 설정 방법과 경로를 설정하기 위한 메트릭이 요구되게 된다 . 무선 메쉬네트워크에서 트래픽은 게이트웨이를 통하여 교환되므로 체증현상을 일으킨다. 이에 따라 본 논문에서는 무선 메쉬망의 부하를 다수의 게이트웨이로 분산 시켜서 안정성 및 서비스 품질 향상을 위한 최적의 경로를 제안한다. The Wireless Mesh Network uses a wireless communication technology with transmission rates similar to that of a cable, which is used as a backbone network. The topology structure is in a Mesh form which resembles an Ad-hoc network, however a metric is needed in order to set the channel and channel methods since the operation intentions and interior motions are different. As the ues of Internet and information communication technology is being generalized, the SSL protocol is essential in Internet because the important data should be transferred securely. In this paper, we examine the domestic web site whether they generate the security session in the symmetric key algorithm which has short key length and propose the solution of the cipher suite setting problem.
서석호(Seok Ho SEO),박세승(Sei Seung PARK),이강현(Kang Hyeon RHEE) 한국정보기술학회 2007 Proceedings of KIIT Conference Vol.2007 No.-
본 논문에서는 멀티미디어 신호처리 분야에서 중요한 부분을 차지하고 있는 고속 푸리에 변환(FIT:Fast Fourier Transform) 프로세서를 설계하는 것에 중점을 두었다. 본 논문에서는 64-points FIT(Fast Fourier Transform)프로세서를 R4 SDC(Radix-4 Single Delay path Commutator)-FIT 알고리즘을 기반으로 하는 효율적인 FIT 프로세서 구조를 설계하였다. 기존의 Radix-4 구조에서 복소 곱셈연산을 하기위해 곱셈기 4개와 덧셈기 2개를 필요로 하였지만, 본 논문에서는 이 복소 곱셈을 하는 연산량을 줄이기 위해 DA(Distributed Arithmetic)을 이용하여 기존의 곱셈기를 대신하는 구조를 제안하였다. 제안된 DA 연산구조를 VHDL로 코딩하여 시뮬레이션 한 결과, 곱셈기 구조에 비해서 65.8% 만큼 로직 사이즈가 감소됨을 보였고, 64-points FFT 전체 로직에 대해 VHDL로 코딩하여 시율레이션 한 결과 곱셈기 구조를 사용했을 경우에 비해 전체 로직 사이즈의 30.8%의 감소를 보였다. In this paper, our goal is implementing the 64-points FFT(Fast Fourier Transform) processor. Existent Radix-a SDC(Single Delay path Commutator) consist of two adders and four multipliers to operate complex multiplication but the proposed FFT architecture is applied DA(Distributed Arithmetic) and pipeline structure based on R4 SDC FFT algorithm to reduce multiplication cost. The DA structure executes complex multiplications using ROM and adders without multiplication operation and pipeline structure can reduce operation time. As a results, the proposed FFT architecture decreased logic cell size as 30.8% than the existent radix-a SDC structure.