http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
LPC와 DTW 기법을 이용한 유도전동기의 고장검출 및 진단
황철희(Chul-Hee Hwang),김용민(Yong-Min Kim),김철홍(Cheol-Hong Kim),김종면(Jong-Myon Kim) 한국컴퓨터정보학회 2011 韓國컴퓨터情報學會論文誌 Vol.16 No.3
본 논문은 유도전동기의 고장검출 및 진단을 위한 효율적인 2-단계 고장예측 알고리즘을 제안한다. 첫 번째 단계에서는 고장 패턴 추출을 위해 선형 예측 부호화 (Linear Predictive Coding: LPC) 기법을 사용하고, 두 번째 단계에서는 고장 패턴 매칭을 위해 동적시간교정법 (Dynamic Time Warping: DTW)을 사용한다. 유도전동기에서 정상 및 각종 이상 상태의 조건을 발생시켜 추출한 샘플링 주파수 8kHz, 샘플링 시간 2.2초의 정상상태 및 비정상 상태의 진동데이터 8개를 사용하여 모의 실험한 결과, 제안한 고장예측 알고리즘은 기존의 고장진단 알고리즘보다 약 45%의 정확도 향상을 보였다. 또한 TI사의 TMS320F2812 DSP를 내장한 테스트베드 시스템을 제작하여 제안한 고장예측 알고리즘을 구현하고 검증하였다. This paper proposes an efficient two-stage fault prediction algorithm for fault detection and diagnosis of induction motors. In the first phase, we use a linear predictive coding (LPC) method to extract fault patterns. In the second phase, we use a dynamic time warping (DTW) method to match fault patterns. Experiment results using eight vibration data, which were collected from an induction motor of normal fault states with sampling frequency of 8 kHz and sampling time of 2.2 second, showed that our proposed fault prediction algorithm provides about 45% better accuracy than a conventional fault diagnosis algorithm. In addition, we implemented and tested the proposed fault prediction algorithm on a testbed system including TI's TMS320F2812 DSP that we developed.
고성능 멀티미디어 처리용 병렬프로세서 하드웨어 설계 및 구현
김용민(Yong-Min Kim),황철희(Chul-Hee Hwang),김철홍(Cheol-Hong Kim),김종면(Jong-Myon Kim) 한국컴퓨터정보학회 2011 韓國컴퓨터情報學會論文誌 Vol.16 No.5
최근 모바일 멀티미디어 기기들의 사용이 증가 하면서 고성능 멀티미디어 프로세서에 대한 필요성이 증가하고 있다. 본 논문에서는 낮은 소비전력으로 고성능 멀티미디어 애플리케이션을 구현할 수 있는 SIMD기반 병렬프로세서를 제안한다. 제안하는 병렬프로세서는 16개의 프로세싱 엘리먼트로 구성되어 있으며, 3단계 파이프라인 구조로 설계되었다. 모의실험 결과, 제안한 SIMD기반 병렬프로세서는 기존의 병렬프로세서보다 프로세싱 엘리먼트 당 상대 연산 처리량에서 높은 성능을 보였으며, 또한 동일한 130nm 테크놀리지와 720 클록주파수에서 상용 고성능 프로세서인 TI C6416보다 1.4~31.4배의 성능 향상 및 5.9~8.1배의 에너지 효율 향상을 보였다. 제안한 병렬프로세서를 하드웨어 설계언어인 verilog HDL을 이용하여 설계하였고, FPGA를 이용해 검증하였다. As the use of mobile multimedia devices is increasing in the recent year, the needs for high-performance multimedia processors are increasing. In this regard, we propose a SIMD (Single Instruction Multiple Data) based parallel processor that supports high-performance multimedia applications with low energy consumption. The proposed parallel processor consists of 16 processing elements (PEs) and operates on a 3-stage pipelining. Experimental results indicated that the proposed parallel processor outperforms conventional parallel processors in terms of performance. In addition, our proposed parallel processor outperforms commercial high-performance TI C6416 DSP in terms of performance (1.4-31.4x better) and energy efficiency (5.9-8.1x better) with same 130nm technology and 720 clock frequency. The proposed parallel processor was developed with verilog HDL and verified with a FPGA prototype system.