http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
- 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
- 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
RISS 인기검색어
- 검색키워드
- 저자 : 최수름(Sureum Choi) (검색결과 2 건)
- 무료
- 기관 내 무료
- 유료
-
-
봉하윤(Hayun Bong),최수름(Sureum Choi),한대진(Daejin Han),서영교(Yeongkyo Seo) 한국정보기술학회 2022 Proceedings of KIIT Conference Vol.2022 No.6
대부분 Layout의 DRC(Design Rule Check) Verification 과정은 Circuit Designer 들의 설계 시간을 증가시키는 Critical 한 요인이 된다. 이러한 문제점을 개선하기 위해서 Design Rule을 보장하고 있는 Template 사용하고 추상 좌표계에서 Grid를 기반으로 하는 배치 및 배선을 사용해서 Python 코드 기반 Layout 설계 자동화시스템을 제안한다. 본 방법을 사용해 Transmission Gate D flip-flop의 Layout을 Cadence Virtuoso Tool에서 Python 기반 코드를 설계해 직접 생성하면서 해당 Tool에서 설계한 Layout의 DRC 보장 여부를 확인한다. 또한, 코드 기반 Layout 도면과 직접 생성한 Layout 도면을 통해 면적을 비교하거나, Post Simulation을 진행하여 timing specification 값들을 비교함으로써 자동화 시스템을 기반으로 생성된 Layout의 성능을 확인한다. In most cases, Layout’s Design Rule Check (DRC) Verification process is a critical factor that increases the design time of Circuit Designers. To improve this problem, we propose a Python code-based Layout design automation system using a template that guarantees a Design Rule and a Grid-based layout and wiring in an abstract coordinate system. Using this method, we design and generate Python-based code directly from the Cadence Virtuoso Tool for the Layout of the Transmission Gate D-flip-flop to determine whether the Layout designed by the tool is DRC guaranteed. In addition, the performance of the generated layout based on the automation system is verified by comparing the area through the code-based layout drawing and the directly generated layout drawing, or by performing Post Simulation and comparing the timing specification values.
연관 검색어 추천
이 검색어로 많이 본 자료
활용도 높은 자료
