http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
김상욱(Sang-Ug Kim),노윤성(Youn-Sung Rho),이재영(Jae-Young Lee),전희종(Hee-Jong Jeon) 전력전자학회 2004 전력전자학술대회 논문집 Vol.- No.-
PWM 입력 전압원 반브리지 직류-직류 변환기의 예로 통상적인 스위칭 방법으로 동작시킬 때, 직류 전압원의 단락을 방지하기 위하여 변환기 신호에 데드타임을 삽입한다. 이러한 데드타임은 변환기 시스템의 제어 성능에 좋지 않은 영향을 발생시킨다. 따라서 이 데드타임을 효과적으로 보상하는 것이 필요하다. 또 이 데드타임의 영향을 방지 할 수 있는 최선의 방법으로써 데드타임 최소화 스위칭 방법을 고려할 수도 있다. 본 논문에서는 데드타임 최소화 스위칭 방법의 하나인 아날로그 방법이 아닌 디지털 방법으로 스위칭 방법을 제안하였다. 제안한 스위칭 방법은 SoC를 기반으로 한 Verilog-HDL 언어를 이용하여 PWM전용 컨트롤러를 설계하고, 기존에 문제점으로 PWM 스위칭 발생시 과도기간 동안 턴오프 손실이 발생되어 저하된 효율를 제안된 방법으로 방지하였다.
강민수(Min-Su Kang),노윤성(Youn-Sung Rho),김수곤(Soo-Gon Kim),전희종(Hee-Jong.Jeon) 전력전자학회 2003 전력전자학술대회 논문집 Vol.2003 No.7(1)
Proposed Hybrid System is composed of phase leading capacitor banks, LC passive filters and active power filter. The passive power filter in parallel connection eliminate the 5th and 6th harmonics The Variable capacitor banks correct the most of power factor, and the active power filter takes charge of remainder.