초 저전력 CMOS 2.4 ㎓ 저잡음 증폭기 설계

국문 초록 (Abstract)

본 논문에서는 2.4 ㎓ 대역에 적용할 수 있는 초 저전력 저잡음 증폭기를 TSMC 0.18 ㎛ RF CMOS 공정을 이용하여 설계하였다. 높은 이득과 낮은 전력 소모를 만족하기 위해서 전류 재사용 기법을 사용하였으며, subthreshold 영역에서 문턱 전압보다 낮은 바어이스 전압을 인가함으로써 초 저전력 특성을 구현하였다. 설계된 저잡음 증폭기는 2.4 ㎓에서 13.8 ㏈의 전압 이득과 3.4 ㏈의 잡음 지수 특성을 나타냈으며, 0.9 V의 공급 전압으로 0.7 ㎃의 전류를 소모하여 0.63 ㎽의 초 저전력을 소모하는 결과를 얻었다. 칩 면적은 1.1 ㎜×0.8 ㎜이다.

다국어 초록 (Multilingual Abstract)

In this paper, we proposed an ultra-low power low noise amplifier(LNA) using a TSMC 0.18 ㎛ RF CMOS process. To satisfy the low power consumption with high gain, a current-reused technique is utilized. In addition, a low bias voltage in the subthreshold region is utilized to achieve ultra low power characteristic. The designed LNA has the voltage gain of 13.8 ㏈ and noise figure(NF) of 3.4 ㏈ at 2.4 ㎓. The total power consumption of the designed LNA is only 0.63 ㎽ from 0.9 V supply voltage and chip occupies 1.1 ㎜×0.8 ㎜ area.

목차 (Table of Contents)

• 요약
• Abstract
• Ⅰ. 서론
• Ⅱ. 전류 재사용 기법을 이용한 LNA 설계
• Ⅲ. 설계 결과
• Ⅳ. 결론
• 참고문헌