본 논문은 저면적 gradient magnitude 연산을 위한 하드웨어 구조를 제안한다. 하드웨어 복잡도를 줄이기 위해 정사영 벡터의 특징 및 하드웨어 자원 공유기법을 이용했다. 제안된 하드웨어 구조...
http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
https://www.riss.kr/link?id=A102039636
2016
Korean
KCI등재후보
학술저널
414-418(5쪽)
7
0
상세조회0
다운로드국문 초록 (Abstract)
본 논문은 저면적 gradient magnitude 연산을 위한 하드웨어 구조를 제안한다. 하드웨어 복잡도를 줄이기 위해 정사영 벡터의 특징 및 하드웨어 자원 공유기법을 이용했다. 제안된 하드웨어 구조...
본 논문은 저면적 gradient magnitude 연산을 위한 하드웨어 구조를 제안한다. 하드웨어 복잡도를 줄이기 위해 정사영 벡터의 특징 및 하드웨어 자원 공유기법을 이용했다. 제안된 하드웨어 구조는 gradient magnitude 연산 알고리즘의 변형 없이 구현되었기 때문에 gradient magnitude 데이터 품질의 열화 없이 구현될 수 있다. 제안된 저면적 gradient magnitude 연산 하드웨어는 Altera Quartus II v15.0 환경에서 Altera Cyclone VI (EP4CE115F29C7N) FPGA를 이용하여 구현되었다. 구현 결과, 기존 하드웨어 구조를 이용하여 구현한 연산기와의 비교에서 15%의 logic elements 및 38%의 embedded multiplier 절감 효과가 있음을 확인했다.
다국어 초록 (Multilingual Abstract)
In this paper, a hardware architecture of low area gradient magnitude calculator is proposed. For the hardware complexity reduction, the characteristic of orthogonal projection vector and hardware resource sharing technique are applied. The proposed h...
In this paper, a hardware architecture of low area gradient magnitude calculator is proposed. For the hardware complexity reduction, the characteristic of orthogonal projection vector and hardware resource sharing technique are applied. The proposed hardware architecture can be implemented without degradation of the gradient magnitude data quality since the proposed hardware is implemented with original algorithm. The FPGA implementation result shows the 15% of logic elements and 38% embedded multiplier savings compared with previous work using Altera Cyclone VI (EP4CE115F29C7N) FPGA and Quartus II v15.0 environment.
목차 (Table of Contents)
참고문헌 (Reference)
1 S. -L. Chen, "VLSI Implementation of an Adaptive Edge-Enhanced Color Interpolation Processor for Real-Time Video Applications" 24 (24): 1982-1991, 2014
2 A. Alaghi, "Stochastic circuits for real-time image processing applications" 136-, 2013
3 B. Geelen, "Implementation of Canny edge detection of Canny Edge Detection Filter for ITK Using CUDA" 33-40, 2012
4 N. Kanopoulos, "Design of an image edge detection filter using the Sobel operator" 23 (23): 358-367, 1988
5 P. R. Possa, "A Multi-Resolution FPGA-Based Architecture for Real-Time Edge and Corner Detection" 63 (63): 2376-2238, 2014
6 P. Zhao, "A Directional-Edge-Based Real-Time Object Tracking System Employing Multiple Candidate-Location Generation" 23 (23): 503-517, 2013
1 S. -L. Chen, "VLSI Implementation of an Adaptive Edge-Enhanced Color Interpolation Processor for Real-Time Video Applications" 24 (24): 1982-1991, 2014
2 A. Alaghi, "Stochastic circuits for real-time image processing applications" 136-, 2013
3 B. Geelen, "Implementation of Canny edge detection of Canny Edge Detection Filter for ITK Using CUDA" 33-40, 2012
4 N. Kanopoulos, "Design of an image edge detection filter using the Sobel operator" 23 (23): 358-367, 1988
5 P. R. Possa, "A Multi-Resolution FPGA-Based Architecture for Real-Time Edge and Corner Detection" 63 (63): 2376-2238, 2014
6 P. Zhao, "A Directional-Edge-Based Real-Time Object Tracking System Employing Multiple Candidate-Location Generation" 23 (23): 503-517, 2013
재전송 기능을 이용한 유무선 통합망에서의 Scalable Reliable Multicast 성능 개선
가중치 갱신의 수정 Bartlett 방법을 이용한 목표물 신호 추정
목표물 추정 향상을 위한 수정 선형 예측방법에 대한 연구
학술지 이력
연월일 | 이력구분 | 이력상세 | 등재구분 |
---|---|---|---|
2026 | 평가예정 | 재인증평가 신청대상 (재인증) | |
2020-01-01 | 평가 | 등재학술지 유지 (재인증) | |
2017-01-01 | 평가 | 등재학술지 선정 (계속평가) | |
2016-01-01 | 평가 | 등재후보학술지 유지 (계속평가) | |
2014-01-01 | 평가 | 등재후보학술지 선정 (신규평가) |
학술지 인용정보
기준연도 | WOS-KCI 통합IF(2년) | KCIF(2년) | KCIF(3년) |
---|---|---|---|
2016 | 0.32 | 0.32 | 0 |
KCIF(4년) | KCIF(5년) | 중심성지수(3년) | 즉시성지수 |
0 | 0 | 0 | 0.1 |