초고정세 LTPS TFT-LCD의 Gray Scale 관한 연구 = Study on the Gray Scale of High Resolution LTPS TFT-LCDs

국문 초록 (Abstract)

본 논문에서는 3차원 시뮬레이션을 통하여 초고정세 LTPS TFT-LCD의 계조에 관한 연구를 수행 하였다.
연구의 선행 과정으로 TFT의 기본 특성 이론을 이용하여 180, 200, 250ppi의 고정세를 갖는 단위 화소를 모델링하였다. 다음으로 모델링 된 각각의 단위 화소에 3차원 시뮬레이션을 통하여 단위 화소 용량과 각종 전극 간 기생 용량을 계산하였다. 이 계산된 값들을 HSPICE에 이식하여 고정세에 따른 단위 화소의 회로 시뮬레이션을 실행하였다. 실행 결과인 전압 파형 곡선으로 액정 양단에 인가되는 액정의 실효전압(RMS)을 계산하였다. 또한 게이트 라인에 의한 신호지연 현상을 T3-모델을 이용하여 신호지연에 따른 영향을 회로 시뮬레이션에 적용하였다. 위 과정을 통하여 인가전압에 따른 투과율(Transmittance-Voltage) 곡선을 이용하여 최소 계조를 구하고 허용 비트 수를 제시하였다.
연구 결과 3차원 시뮬레이션을 고려한 화소 용량과 각종 전극 간 기생 용량은 초고정세 LTPS TFT-LCD의 계조 성능을 예측하는데 필요함을 확인하였다.

다국어 초록 (Multilingual Abstract)

In this study, the gray scale of LTPS TFT-LCD was studied by using 3 dimensional simulation.
First, the capacitances of inter-electrodes were precisely calculated by 3 dimensional simulation. The circuit simulation of the high resolution TFT-LCDs was performed by implanting the calculated capacitances into the HSPICE. And then the RMS voltage permitted in the both side of liquid crystals is the voltage waveform which was result of circuit simulation and also gate delay of gate line to reduce the simulation errors was applied by using the T3-model. From the result, the minimum of gray level and number of permitted bits were presented by using the characteristic of transmittance and voltage.
As a result of this study, it was revealed that 3 dimension considering inter-electrode capacitances is needed to predict the gray scale capability of high resolution QVGA LTPS TFT-LCDs.

목차 (Table of Contents)

• 제 1 장 서론 = 13
• 제 2 장 이론적 배경 = 16
• 2. 1. 액정 = 16
• 2. 2. 3차원 액정분자 배열 해석 = 17
• 2. 2. 1. 액정 셀의 분자 배열 분포 지배방정식 = 17
• 2. 2. 2. 광투과율 계산 = 22
• 2. 3. 액정 용량 계산 = 29
• 2. 3. 1. 액정 용량 = 29
• 2. 3. 2. 유전체 내부의 축적된 에너지 = 30
• 2. 3. 3. 용량에 축적되는 에너지 = 33
• 2. 4. TFT-LCD 패널 = 36
• 2. 4. 1. TFT-LCD 구조 및 구동 원리 = 36
• 2. 4. 2. 전압 강하 = 39
• 2. 4. 3. 게이트 신호지연 = 42
• 2. 5. 컬러와 계조 = 45
• 2. 5. 1. 계조 표시 및 컬러 표현 = 45
• 2. 5. 2. 최소 계조 값 계산 = 49
• 제 3 장 TFT의 모델링 및 시뮬레이션 실행 = 51
• 3. 1. TFT의 기본 특성 = 51
• 3. 1. 1. 드레인 전류와 스위칭 타임 = 51
• 3. 1. 2. TFT의 I_(on) 요구 조건 및 계조 = 55
• 3. 1. 3. TFT의 I_(off) 요구 조건 및 계조 = 62
• 3. 2. TFT의 모델링 및 시뮬레이션 = 65
• 3. 2. 1. 기본 파라미터의 설정 = 66
• 3. 2. 2. TFT의 전류구동능력과 W/L의 설계 = 70
• 3. 2. 3. 화소 용량 = 72
• 3. 2. 4. 단위 화소 및 등가회로 구성 = 74
• 제 4 장 시뮬레이션 결과 및 논의 = 79
• 제 5 장 결론 및 향후 과제 = 85
• 참고 문헌 = 86