RISS 검색 - 국내학술지논문 상세보기

국문 초록 (Abstract)

본 논문에서는 수학적 해석을 통해 위상 내삽기(Phase Interpolator, PI)를 최적화하는 설계 방법과 인덕터 부하를 이용하여 고속 동작에 적합하도록 개선한 저전력 PI 구조를 제안한다. 정해진 대...

본 논문에서는 수학적 해석을 통해 위상 내삽기(Phase Interpolator, PI)를 최적화하는 설계 방법과 인덕터 부하를 이용하여 고속 동작에 적합하도록 개선한 저전력 PI 구조를 제안한다. 정해진 대역폭과 이득을 가지는 PI의 전력이 최소가 되는 설계기준을 공정에 따라 정해지는 상수의 수식으로 제시한다. 또한, 제안된 인덕더 부하를 사용하는 PI구조는 같은 대역폭과 이득에서 소모 전력을 반으로 줄일 수 있다. 0.13㎛ 1.2V CMOS 공정에서 4개의 위상을 가지는 VCO 출력 신호를 이용하여 7-bit PI를 설계한 결과, 인덕터 부하를 사용하고 제안된 설계 기준에 따라 소모 전력을 최적화 하여 12GHz에서 721.2㎼ 소모한다.

다국어 초록 (Multilingual Abstract)

This paper presents the design optimization technique for a phase interpolator(PI) and suggests the inductor-loaded PI structure for low power consumption suitable for high-speed applications. An analytical study leads to the design criterion composed of the process constants for the minimum power consumption and the proposed inductor-loaded PI reduces the power by half with determined bandwidth and gain of PI. Designed 7-bit PI using 0.13㎛ 1.2V CMOS technology consumes 721.2㎼ in 12GHz with inductor and the suggested optimization technique.

목차 (Table of Contents)

요약
Abstract
Ⅰ. 서론
Ⅱ. 전류 모드 로직 위상 내삽기
Ⅲ. PI 최적화 기법

요약
Abstract
Ⅰ. 서론
Ⅱ. 전류 모드 로직 위상 내삽기
Ⅲ. PI 최적화 기법
Ⅳ. 제안하는 PI의 설계 및 결과
Ⅳ. 제안하는 PI의 설계 및 결과
참고문헌
저자소개

참고문헌 (Reference)

1 이장우, "인덕티브 커플링 송수신 회로를 위한 신호 전달 기법" 대한전자공학회 48 (48): 17-22, 2011

2 박형민, "위상변조를 이용한 저 전력 입출력 인터페이스 회로" 대한전자공학회 48 (48): 1-6, 2011

3 V. Stojanovic, "Autonomous Dual-Mode (PAM2/4) Serial Link Transceiver With Adaptive Equalization and Data Recovery" 40 (40): 1012-1026, 2005

4 S. Sidiropoulos, "A Semidigital Dual Delay-Locked Loop" 32 (32): 1683-1692, 1997

5 Y. M. Greshishchev, "A Fully Integrated SiGe Receiver IC for 10-Gb/s Data Rate" 35 (35): 1949-1957, 2000

6 H. Takauchi, "A CMOS Multichannel 10-Gb/s Transceiver" 38 (38): 2094-2100, 2003

7 M. Fukaishi, "A 20-Gb/s CMOS Multichannel Transmitter and Receiver Chip Set for Ultra-High-Resolution Digital Displays" 35 (35): 1611-1618, 2000

8 T. H. Lee, "A 2.5 V CMOS Delay-Locked Loop for an 18 Mbit, 500 Megabyte/s DRAM" 29 (29): 1491-1496, 1994

9 P. Larsson, "A 2-1600-MHz CMOS Clock Recovery PLL with Low-Vdd Capability" 34 (34): 1951-1960, 1999

10 R. Kreienkamp, "A 10-Gb/s CMOS Clock and Data Recovery Circuit With an Analog Phase Interpolator" 40 (40): 736-743, 2005