Design of high-speed CMOS image sensor with a resistor-based time amplifier

국문 초록 (Abstract)

본 연구는 저전력 고속 이미지 센서를 구동하기 위한 에너지 효율이 높은 시
간 증폭기를 제안한다. 이미지 센서에서 사용되는 전형적인 아날로그-디지털
변환기 구조는 싱글-슬로프 아날로그 디지털 변환기로 해상도 및 프레임 속
도를 올리기 위해서는 전력 소모가 불가피한데, 구조내에 포함되는 디지털 카
운터로 인해 그러한 문제가 발생한다. 이 때 변환을 한 번에 하지 않고 두 번
에 걸쳐서 할 경우 문제 해결이 가능한데, 그 이유는 카운터의 총 카운트 횟수
가 크게 줄어들기 때문이다.기존 연구에서 다양한 방법이 제시되었으나, 본
연구에서는 기존 논문이 제시했던 방식인 시간증폭기를 사용한 방식을 사용
한다. 기존에 제시된 시간증폭기는 전류원을 사용하여 축전지를 방전시키는
방식으로, 전류원의 정합성을 보장하기 위해 상당한 양의 전류가 필요로 하
고 이로 인해 전력효율이 감소되며 카운트 횟수의 최적화가 이루어지지 못
했다. 따라서 본 연구에서는 전류원이 없는 트랜지스터의 온-저항과 축전지
를 이용한 효율적인 시간증폭기를 제시하였고, 카운트 회수의 최적화를 달성
하였다. 해당 아이디어는 집적회로로 구현했고, 관련된 측정을 진행하였다.
해당 집적회로는 110nm 1P4M공정으로 제작되었으며 열 병렬 방식의 싱글 슬
로프 아날로그-디지털 변환기를 구현하였고 5.1x5.9m2의 크기를 가진다. 동
작 클럭은 100MHz이며140프레임의 속도를 가지고 10비트급의 이미지를 만
들어냈다. 또한 전력소모 절감을 위해 디지털 셀에 들어가는 플립-플롭을
True single-phase clock구조를 선택하였다. 이에 따라서 총 전력소모는
28.92mW로 계산이 되었으며 0.65nJ의 FoM을 달성하였고, 이는 디지털 전력
소모 관점에서 바라볼 때 기존 연구 결과에 비해 약 40%의 절감을 이루어 냈
다.

다국어 초록 (Multilingual Abstract)

This thesis introduces an advanced time stretcher for high-speed image sensors designed in 110nm CMOS technology. The proposed time stretcher utilizes the on-resistance of the transistor as a current path without an additional current source. Also, to minimize digital power consumption, true single-phase clock flip-flops are used for most digital circuits. The time stretcher is used for stretching residue time of conversion of single slope ADCs(SS-ADC) and has a gain of 32 for a 5-bit operation which minimizes the conversion step of 10-bit operation into 64. The CMOS image sensor is designed with column-parallel SS-ADC and VGA size pixels which occupy 5.1x5.9mm2. The total power consumption is 28.92mW and digital power is only 6.86mW which is less than half of the previous work. The clock speed is 100MHz for every counter operation, attaining 1-H time 14us which translated into 140 frames per second, achieving FoM of 0.65nJ.