Energy-efficient CMOS image sensor readout

다국어 초록 (Multilingual Abstract)

In this thesis, based on the analysis of the energy efficiency of CMOS image
sensors, it discusses high-speed, high-efficiency CMOS image sensors and ultralow-
power CMOS image sensors for always-on applications.
The first study proposes a high-speed CMOS image sensor utilizing a time-
Stretched (TS) Single-Slope (SS) ADC. In this image sensor, a two-step architecture
is implemented by using a time-stretcher with minimum column variation to extend
the time residue of the SS ADC for 16 times. The number of conversion cycles of
the SS ADC has been greatly reduced, and the power is significantly reduced by
using a lower clock frequency for the column counter. The sensor achieved a
horizontal conversion time of 4 μs with a random noise of 1.95 erms at 500 fps with
a 100 MHz counter clock and consumes only 76 mW. This corresponds to an energy
efficiency FoM of 0.96 e-∙nJ.
The second study proposes a 640 × 640 fully dynamic CMOS image sensor for
continuous operation. It proposes a dynamic pixel source follower that samples the
output signal into a column parasitic capacitor, and a dynamic single-slope ADC
based on a dynamic bias comparator and a two-step counter. The sensor achieved
0.3 % peak nonlinearity, 6.1 erms random noise and 67 dB dynamic range. Power
consumption is only 2.1 mW at 44 fps, and in sub-sampling mode it consumes only
140 μW at 5 fps. The sensor achieved an energy-efficient FOM of state-of-the-art
of 0.71 e-∙nJ.

국문 초록 (Abstract)

이 논문에서는 CMOS 이미지 센서의 에너지 효율에 대한 분석을
바탕으로, 에너지 효율이 높은 고속 CMOS 이미지 센서와 상시 동작
애플리케이션을 위한 초 저전력 CMOS 이미지 센서를 제안합니다.
첫 번째 연구는 TS (Time-Stretched) Single-Slope (SS) ADC 를 활용한
고속 CMOS 이미지 센서를 제안합니다. 이 이미지 센서에서는 column
variation 이 적은 time-stretcher 를 사용하여 SS ADC 의 time residue 를 16
배로 확장하는 방법으로 two-step 아키텍처를 구현하였습니다. SS ADC 의
변환 사이클 수를 크게 줄였으며, column counter 에 더 낮은 클럭
주파수를 사용하여 전력을 크게 낮췄습니다. 이 센서는 100 MHz 카운터
클럭으로 500 fps 에서 1.95 erms의 랜덤 노이즈로 4 μs 의 수평 변환 시간을 얻었으며
76mW만을 소비합니다. 이는 0.96 e- ∙ nJ 의 에너지 효율FoM 에 해당합니다.
두번째 연구는 상시 작동을 위한 640 × 640 완전 동적 CMOS 이미지
센서를 제안합니다. 출력 신호를 column parasitic capacitor 로
sampling 하는 dynamic pixel source follower 와 dynamic bias comparator 및
two-step 카운터를 기반으로 하는 dynamic single-slope ADC 를 제안합니다.
이 센서는 0.3 % 피크 비선형성와 6.1 erms랜덤 노이즈 및 67 dB 동적
범위를 달성하였습니다. 소비 전력은 44 fps 에서 2.1 mW 에 불과하며,
sub-sampling 모드에서는 5 fps 에서 140 μW 만을 소모합니다. 이 센서는
0.71 e- ∙ nJ 의 state-of-the-art 의 에너지 효율 FoM 을 달성하였습니다.