http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
윤영상,최종화,김용대,한선경,유영갑 충북대학교 컴퓨터정보통신 연구소 2004 컴퓨터정보통신연구 Vol.12 No.1
본 논문에서 제시한 32비트 테스트 코어는 기존의 ARM과 같은 32비트 RISC 코어를 대신하여 JTAG 및 코어브레이커의 회로 테스트를 위하여 고안되었다. 테스트 코어는 디버깅유닛을 바꾸어가며 재이식(retargetable) 가능하게 사용될 수 있다는 장점을 갖는다. 회로 합성 결과 하드웨어는 ARM과 비교하여 33% 정도의 게이트를 가진다. 테스트 코어는 보다 높은 디버깅 성능을 위해 다중로드(multiple load; LDMA)와 다중저장(multiple store; STMA)명령을 추가하였으며 단일로드(single load; LDR) 또는 단일저장(single store; STR)명령들에 비해 64% 정도의 처리시간 단축을 나타내었다. A 32bit RISC type core is designed to replace full processors for testing JTAG and core breaker modules. It is retargetable and can be utilized to test a debugging unit. The design uses about 33% of gates with respect to a fully designed ARM7. It has instructions, multiple load or store(LDMA, STMA), for debugging purposes. Simulation result shows that they reduce the execution time about 64% with respect to processors having a single load or store(LDR, STR) instruction.
Yong-Yun Nam(남용윤),Sa-Soo Kim(김사수),Sang-Gap Lee(이상갑) 한국해양공학회 1996 韓國海洋工學會誌 Vol.10 No.2
소성스핀을 취급하기 위한 이론을 살펴보면 개념적으로 현저히 다른 세가지로 압축된다. 또한 재료직조 현상이 소성스핀의 근원이라고 알려져 있지만, 그 지배인자와 발생근원에 대해서 아직 충분히 연구되어 있지 않다. 따라서 앞으로의 연구에 올바른 방향을 제시하기 위하여 소성스핀의 기본적인 거동에 대한 연구가 요구된다.<br/> 본 연구에서는 체심입방격자 다결정의 소성스핀 시뮬레이션을 통하여, 소성스핀의 거동을 조사하였는데, 재료직조, 변형경화, 변형속도, 하중역전 등의 영향을 검토하였다. 소성발생원인으로 재료직조현상이 강조되었고, 이에 관련한 주요 지배인자를 제시하였다. 무차원 소성스핀은 변형속도, 재료경화에 영향을 받으나 재료직조와 관련한 인자와 비교하여 그 영향이 작게 나타났다.
주기적안전성평가(PSR)가 가동원전의 안전성에 미치는 영향
윤봉요(Yun Bong Yo),김영갑(Yong Gap Kim),김풍식(Poong Shick Kim) 대한설비공학회 2010 대한설비공학회 학술발표대회논문집 Vol.2010 No.11
The PSR takes into account the cumulative effects of plant aging, operating experience, and evolution of science and technology. Korea Hydro & Nuclear Power Cooperation (KHNP), currently operating 20 nuclear power plants, completed PSRs on 16 Nuclear Power Plants (NPPs). KHNP has spent considerable cost for the PSR and the implementation of Area For Improvements(AFIs) during the past 10 years. The PSR, based on the effort, is significantly contributing improving the safety of NPPs. However, the quantitative evaluation has not been made about the level of safety improvement through PSR and cost-benefit. The AFIs issued from the PSR are included process improvements as well as enhancement facilities. Such as intangible effects is difficult to quantitatively evaluate. Thus, the quantitative evaluation methodology is the need to develop about safety improvement by performing PSR.
저온 ICP-CVD 공정으로 제조된 나노급 실리콘 박막의 물성
신운 ( Yun Shen ),심갑섭 ( Gap Seop Sim ),최용윤 ( Yong Yoon Choi ),송오성 ( Oh Sung Song ) 대한금속재료학회(구 대한금속학회) 2011 대한금속·재료학회지 Vol.49 No.4
100 nm-thick hydrogenated amorphous silicon (α-Si:H) films were deposited on a glass and glass/30 nm Ni substrates by inductively-coupled plasma chemical vapor deposition (ICP-CVD) at temperatures ranging from 100 to 550℃. The sheet resistance, microstructure, phase transformation and surface roughness of the films were characterized using a four-point probe, AFM (atomic force microscope), TEM (transmission electron microscope), AES (Auger electron spectroscopy), HR-XRD(high resolution X-ray diffraction), and micro-Raman spectroscopy. A nano-thick NiSi phase was formed at substrate temperatures >400℃. AFM confirmed that the surface roughness did not change as the substrate temperature increased, but it increased abruptly to 6.6 nm above 400℃ on the glass/30 nm Ni substrates. HR-XRD and micro-Raman spectroscopy showed that all the Si samples were amorphous on the glass substrates, whereas crystalline silicon appeared at 550℃ on the glass/30 nm Ni substrates. These results show that crystalline NiSi and Si can be prepared simultaneously on Ni-inserted substrates.