면적면에서 효율적인 부동소수점 제산 및 제곱근 연산부의 설계

한탁돈(Tack-Don Han),이중언(Joong-Eon Lee),권오영(Oh-Young Kwon) 한국정보과학회 1993 정보과학회논문지 Vol.20 No.7

본 논문에서는 병렬승산기를 이용한 부동소수점 제산 및 제곱근 연산부를 설계하였다. 설계에 사용된 기본 알고리즘은 연속곱 정규화 방식(Continued-Product Normalization Method)이다. 연속곱 정규화 방식은 젯수를 1로 만드는 일련의 수를 젯수와 피젯수에 곱하여 피젯수/젯수 형태가 몫/1의 형태로 변형시켜 원하는 결과를 얻는 방법이다. 이 방식은 x×(2-x)나 x×(3-x)/2를 계산해 나가야 한다. 그러나 (2-x)나 (3-x)/2를 계산하는데는 많은 부담이 따른다. 우리는 수정형 Booth알고리즘을 이용하여 (2-x)와 (3-x)/2을 구하는 새로운 알고리즘을 제안하였다. 이 제안된 알고리즘을 연속곱 정규화 방식에 적용하여 이 방식에 내재된 병렬성을 최대한 이용할 수 있었고, 파이프라인 기법을 효과적으로 적용하여 연산시간을 단축할 수 있었다. 그리고, (2-x)와 (3-x)/2를 위해 필요했던 한개의 레지스터와 한개의 캐리 전송 가산기가 필요없게 되므로 면적에서도 이득을 얻을 수 있었다. 설계된 연산부는 소수점 아래 7-비트까지 정확한 값을 가지는 seed 발생기를 사용하면 2배수 정확도 제산에는 8클럭 싸이클이 사용되고 제곱근 연산에는 13클럭 싸이클이 사용됨을 시뮬레이션을 통해 확인하였다. In this paper we have proposed an algorithm for a high performance floating point division and square root unit that adopts the use of a parallel multiplier. The basic algorithm used in the design is the continued-product normalization method. In the continued-product normalization method, an arbitrary number is constantly multiplied to the divisor and dividend and dividend/divisor will end up with quotient/1 and the desired result is attained. However this method requires computation of x×(2-x) and x×(3-x)/2 and this is quite an overhead. Therefore we proposed an new algorithm to compute (2-x) and (3-x)/2 by using modified Booth algorithm. When applied to the continued-product normalization method, this algorithm can maximize the inherent parallelism of continued-product normalization method, and reduce computation time by effectively applying the pipelining technique, and also achieve area efficient design by eliminating one register and one carry propagate adder which was needed for computing (2-x) and (3-x)/2. When designed unit was used with the seed generator which has the accuracy of 2^(-7), division can be executed in eight cycles and the square root operation in 13 cycles.

웨어러블 컴퓨터와 미래 정보화 사회

한탁돈(Tack-Don Han),이남규(Nam-Kyu Lee),윤형민(Hyung-Min Yoon),류대희(Dae-Hee Ryu) 한국정보과학회 2000 정보과학회지 Vol.18 No.9

고성능 부동 소수점 연산기에 대한 연구

박우찬,한탁돈,Park, Woo-Chan,Han, Tack-Don 한국정보처리학회 1997 정보처리논문지 Vol.4 No.11

부동 소수점 연산기는 고성능 컴퓨터에서 필수적이며, 최근 대부분의 고성능의 컴퓨터에서는 고성능의 부동 소수점 연산기가 내장되고 있는 추세이다. 부동 소수점 연산이 고속화 되면서 부동 소수점 연산기에서 한개의 단계를 차지하는 반올림 단계가 전체 부동 소수점 연산에 큰 영향을 미친다. 반올림 단계에서는 별도의 고속 가산기를 필요로하여 많은 처리 시간과 칩 면적을 차지하기 때문이다. 본 연구는 고성능 부동 소수점 연산기의 근 간을 이루는 부동 소수점 덧셈/뺄셈기, 곱셈기, 나눗셈기의 처리 알고리즘을 살펴보고, 이를 분석하여 새로운 반올림 처리 알고리즘을 갖는 연산기를 제안하였다. 제안된 부동 소수점 연산기들은 반올림 처리를 위한 별도의 시간을 요하지 않고, 반올림단계를 위한 가산기나 증가기를 필요로 하지 않는다. 따라서, 제안하는 부동 소수점 연산기들은 성능면이나 차지 면적 면에서 모두 효율적이다. An FPU(Floating Point unit) is the principle component in high performance computer and is placed on a chip together with main processing unit recently. As a Processing speed of the FPU is accelerated, the rounding stage, which occupies one of the floating point Processing steps for floating point operations, has a considerable effect on overall floating point operations. In this paper, by studying and analyzing the processing flows of the conventional floating point adder/subtractor, multipler and divider, which are main component of the FPU, efficient rounding mechanisms are presented. Proposed mechanisms do not require any additional execution time and any high speed adder for rounding operation. Thus, performance improvement and cost-effective design can be achieved by this approach.

고속 병렬 승산기의 설계 및 구현

모상만(Sang-Man Moh),한탁돈(Tack-Don Han) 대한전자공학회 1990 대한전자공학회 학술대회 Vol.1990 No.11

다단계 상호 연결망의 위상분석 및 설계를 위한 알고리즘

김석중(Seog-Joong Kim),한탁돈(Tack-Don Han),김성천(Sung-Chun Kim) 한국정보과학회 1994 정보과학회논문지 Vol.21 No.3

This paper presents a very efficient algorithm for the analysis of topological equivalence and the design of Multistage Interconnection Networks(MIN). The proposed algorithm determines that if all input terminals of desired MIN satisfy the property that fixed length cycle is formed by circulating all stages from each of them, then the network is topologically equivalent to the existing Omega network. It is also possible to design the new equivalent MIN with functionally nonequivalent property by using the algorithm conversely. 본 논문에서는 MlN의 위상적 동형성을 분석하고 설계하기 위한 매우 효율적인 알고리즘을 소개하였다. 제안된 방법은 임의의 입력 터미날에서 연결을 시작하여 모든 스테이지를 통과하여 일정한 길이의 싸이클을 형성한 후 자신으로 되돌아오는 특성을 모든 입력들이 만족하는 네트워크들이 기존의 Omega 네트워크와 위상적으로 동형임을 판단하는 알고리즘이다. 또한 이 알고리즘을 역으로 이용하연 기존의 Omega 네트워크와 위상적으로는 동형이면서 함수적으론 비동형인 특성을 갖는 새로운 네트워크를 설계할 수 있다.

자체 경로제어 기능을 가진 결함허용 감마 네트워크의 설계

한종석(Jong-Seok Han),한탁돈(Tack-Don Han),김성천(Sung-Chun Kim) 한국정보과학회 1993 정보과학회논문지 Vol.20 No.4

본 논문에서는 망에 발생한 임의의 단일 결함(fault)을 허용하고 다른 망들에 비해 우수한 조합능력을 가지면서도 설계 비용은 기존의 망들과 비슷한 결함허용 다단계 상호연결망을 제안하였다. 제안된 망은 log₂N+1개의 단(stage)으로 구성되며, 근원지와 입력단 그리고 목적지와 출력단 사이에 이중링크 구조를 갖는다. 그리고 망의 경로제어 방법으로 “이진 중복수 경로제어 방법”과 시간복잡도 O(1) 내에 경로제어 태그를 결정할 수 있는 “목적지 주소 경로제어 방법”을 제시하였다. 제안된 망에서 각 스위치 소자는 자기 경로제어 기능을 갖기 때문에 단일결함이나 경로충돌이 발생했을 때 후진추적이나 재경로제어가 필요없이 짧은 지연시간 내에 경로를 설정할 수 있다. 또한, 본 논문에서는 제안된 상호연결망과 기존 상호연결망들의 일부 특성을 비교하여 본 논문에서 제안한 결함 허용 다단계 상호연결망이 우수함을 보였다. In this paper, a fault tolerant design of the Gamma Network is proposed. A proposed network tolerates any single fault, and has an outstanding permutation capability. A critical problem in any interconnection network is that a single fault in either the input stage or the output stage disconnects the source or the destination from the rest of the network. A solution to this critical condition is obtained using the proposed network. And the two routing schmes-the binary redundant number routing scheme and the destination tag routing scheme-are studied. When a fault or a conflict problem takes place, neither backtracking nor rerouting is performed in the proposed network, because each swithching element of the proposed network has self-routing function. Also, in this paper, several properties of the proposed network are analyzed and compared with other existing networks.

이중 헤드 구조의 디스크 모델을 이용한 입출력 성능 분석

이남규(Lee Nam-Kyu),한탁돈(Han Tack-Don),김신덕(Kim Shin-Dug) 한국정보과학회 1995 정보과학회논문지 : 시스템 및 이론 Vol.22 No.11

In spite of continuous attention, there has not been any significant progress in I/O performance improvement yet In particular, disk storage, which is in the core of the I/O subsystem, has not been greatly improved due to its mechanical moving components; this has resulted in a bottleneck situation In this paper, dual head disk model that has two read/write heads attached to each disk arm is proposed to improve disk system performance The proposed dual head disk model can reduce not only maximum seek distance but also average seek distance by using the closer of the two heads or by dividing the disk space into two separated regions, one for each head. And also, because the reduced seek time can decrease the queuing delay. I/O response time can be improved significantly To compare the performance of the dual head disk model with the conventional disk model, a disk simulator in which four disk scheduling algorithms are implemented has been developed. Both synthctically generated random workload and two other workloads having trace characteristics are used for performance evaluation The simulation results show higher performance by the proposed disk system as compared to the conventional disk system can be obtained under both light and heavy loads. The dual head disk model is expected to achieve better performance in an application environment that has a relatively high seek time ratio. such as on-line transaction processing. 최근 입출력 서브시스템의 성능 향상을 위한 지속적인 관심에도 불구하고 입출력의 성능 개선에 큰 진전을 보이지 못하고 있다. 특히 가장 보편적으로 사용되는 데이터 저장 장치인 디스크는 기계적으로 동작되는 요소를 포함하고 있으므로 획기적인 성능 향상은 기대하기 어렵다. 본 논문에서는 디스크의 성능을 향상시키기 위하여 이중 헤드 디스크 구조를 제안하고 일반적인 디스크와 성능을 비교 평가한다. 제안한 디스크는 두 개의 헤드가 데이터 저장 영역을 양분하여 처리하거나, 두 개의 헤드 중에서 가까운 거리에 있는 헤드를 이용하여 처리하므로 최대 탐색 거리뿐만 아니라 평균 탐색 거리를 절반으로 줄일 수 있다. 또한 단축된 탐색 시간은 기하급수적으로 증가하는 디스크 큐에서의 대기 시간을 줄일 수 있으므로 입출력 응답 시간을 크게 개선할 수 있다. 성능 평가를 위하여 시뮬레이터를 개발하고 두 가지 형태의 작업부하를 생성하여 시뮬레이션 하였다. 시뮬레이션을 수행한 결과 제안한 디스크는 낮은 부하뿐만 아니라 비교적 높은 부하에서도 일반적인 디스크보다 좋은 성능을 보였다. 이중 헤드 디스크는 디스크 접근에서 탐색 시간의 비율이 상대적으로 높은 응용 환경에 더 좋은 효과를 제공하게 된다.

GPU를 이용한 Gaussian Hole-Filling Algorithm 가속

박준호(Jun-Ho Park),한탁돈(Tack-Don Han) 한국컴퓨터정보학회 2012 한국컴퓨터정보학회 학술발표논문집 Vol.20 No.2

3차원 멀티미디어 서비스에 대한 관심이 높아짐에 따라 관련 연구들이 현재 다양하게 논의되고 있다. Stereoscopy영상을 생성하기 위한 기존의 방법으로는 두 대의 촬영용 카메라를 일정한 간격으로 띄워놓고 피사체를 촬영한 후 해당 좌시점과 우시점을 생성하는 방법을 이용하였다. 하지만 이는 영상 대역폭의 부담을 가져오게 된다. 이를 해결하기 위하여 Depth정보와 한 장의 영상을 이용한 DIBR(Depth Image Based Rendering) Algorithm에 대한 연구가 많이 이루어지고 있다. 그중 Gaussian Depth Map을 이용한 Hole-Filling 방법은 DIBR에서 가장 자연스러운 결과를 보여주지만 다른 DIBR Algorithm들에 비해 속도가 현저히 느리다는 단점이 있다. 본 논문에서는 영상 생성의 고속화를 위해 GPU를 이용한 Gaussian Hole-Filling Algorithm의 병렬처리 구조를 제안하고 이를 이용한 DIBR Algorithm 생성과정을 제시한다.

누적 버퍼를 활용한 효율적인 Latency Hiding기법

이민우(Min-Woo Lee),한탁돈(Tack-Don Han) 한국컴퓨터정보학회 2012 한국컴퓨터정보학회 학술발표논문집 Vol.20 No.2

현재 cache의 성능 향상을 위한 많은 기법들이 제안되고 있으며, Latency Hiding 기법 역시 cache의 효율적인 사용을 위해 많은 연구가 진행 되어 왔다. write buffer를 사용한 write Latency hiding기법이나 multi threading을 사용한 Latency Hiding 방법 등 여러 기법들이 연구되어 왔으며, 지금도 Latency hiding을 위한 많은 연구들이 지속적으로 진행되고 있다. 본 논문 역시 효율적인 Latency Hiding을 위한 누적 버퍼를 제안한다. 본 논문은 누적 버퍼의 활용도를 조사하여 얼마나 효율적으로 Latency를 은폐했는지, 또 버퍼를 사용함으로써 얻는 다른 이점에 대해 집중적으로 연구하였다.

증강현실 기술을 활용한 차세대 교육용 콘텐츠 설계

한재협(Jae-Hyeop Han),서종훈,손원성(Won-Sung Sohn),최진용(Jin-Yong Choy),최윤철(Yoon-Chul Choy),임순범(Soon-Bum Lim),한탁돈(Tack-Don Han) 한국멀티미디어학회 2009 한국멀티미디어학회 학술발표논문집 Vol.2009 No.2

현재 디지털교과서 시범사업의 일환으로 연구학교를 중심으로 한 다양한 실험 및 사례가 적용 단계에 있으나 학습내용이 고정적이고 제한된 콘텐츠만을 제공하기 때문에 학생들의 흥미와 몰입감 및 학습효과에서 부족한 부분이 많다. 이에 본 논문에서는 증강현실 기술을 기반으로 하여 태블릿 기반의 디지털교과서 콘텐츠로 학습을 할 때 관찰하기 어려운 가상의 정보 제공 및 부가적인 정보를 활용하며 상황 인지를 통해 사용자의 상황에 적합한 가이드라인이나 부가 정보를 제공받을 수 있는 차세대 교육용 콘텐츠를 설계해 보고자 한다.