http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
최순신,김준일,지용,Choi, Soon-Shin,Kim, Joon-Il,Jee, Yong 대한전자공학회 2005 電子工學會論文誌-TC (Telecommunications) Vol.42 No.11
본 논문에서는 광대역에서 동작하는 대역폭 조절 패치를 갖는 CPW 급전 사각 슬롯 안테나를 제시하였다. 안테나 설계 방법으로서 구조적 변수인 사각 슬롯의 가로폭 및 세로폭을 이용하여 반파장 다이폴 안테나 특성을 보이는 낮은 공진 주파수와 높은 공진 주파수 영역을 설정하였고, 대역폭 조절 패치를 이용한 $50{\Omega}$ 임피던스 정합 조절 과정을 통하여 $20GHz\~33GHz$ 영역에서 동작하는 $50\%$ VSWR=2 임피던스 대역폭을 지닌 안테나 구조를 제시하였다. 안테나 사각 슬롯의 가로폭을 4.6mm로, 세로폭을 3.5mm로, 비율이 $70\%$정도인 안테나 구조에서 중간 주파수 26GHz, 대역폭 $20GHz\~33GHz$의 측정 결과를 나타냈다. 이 결과는 의료용 안테나가 대역폭 조절 패치를 이용할 때 단순한 사각 슬롯 안테나의 구조로 구현됨을 보여 주었다 This paper presents the structure of a broadband coplanar waveguide(CPW) fed square slot antenna with a impedance bandwidth tuning patch. The designing method of the antenna suggests that two resonant frequencies are excited as a dual-frequency dipole antenna following the dimensions of the square slot. In other words, the lower resonant frequency mainly depends on the slot width and the higher one its length. A CPW fed square slot antenna with a impedance tuning patch was measured to $20GHz^\~33GHz$, $50\%$, VSWR=2 impedance bandwidth by adjusting the dimensions of the tuning patch when the slot length had $70\%$ of its width. This result shows that a medical CPW fed antenna is easily implemented with a simple square slot structure including a bandwidth tuning patch in the center.
PCB 설계에서 기판의 전기적 파라미터 추출 기법 고찰
최순신 한국컴퓨터산업학회 2001 컴퓨터産業敎育學會論文誌 Vol.2 No.12
In this paper, we described extraction method of electrical parameters and modeling method of PCB nets on PCB design process. To analyze electrical characteristics of real PCB structure, we selected a cache memory system as an experimental board and designed 6 layer PCB substrate. For extraction of the electrical parameters, we divided circuit elements into the components of conductor types which are wires, via holes, BGA balls etc. and combined the calculated value by real net structure to modeling the PCB nets. We analyzed the electrical characteristics of the PCB nets with the simulation tools of SPICE and XNS. The simulation analysis has shown that the maximum signal delay was 2.6ns and the maximum crosstalk noise was 281 mV and we found that the designed substrate was adequate to system specification. 본 논문에서는 PCB 설계에서 전기적 파라미터 추출과 기판의 전기적 모델링 방법을 기술하였다. 실제 PCB 구조에서 전기적 특성을 해석하기 위해 캐시메모리 시스템을 예로하여 6층의 기판을 설계하였다. 설계된 PCB 기판에서 배선 구조 및 비아, BGA Ball 등 기본회로 요소 구조를 설정하여, 전기적 변수를 추출하였고 이를 재결합하여 PCB 네트를 모델링하였다. 이후 SPICE, XNS 등의 분석 도구를 사용하여 전기적 특성을 분석하였다. 그 결과 최대 2.6ns정도의 신호지연과 최대 281mV의 간섭잡음으로 시스템의 사양에 적합함을 알 수 있었다.