http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
샘플-앤-홀드를 이용한 AMOLED 디스플레이 구동 회로의 설계
최성욱(Sung-Wook Choi),이주상(Ju-Sang Lee),유상대(Sang-Dae Yu) 대한전자공학회 2007 대한전자공학회 학술대회 Vol.2007 No.7
In this paper, the designed 8-bit current steering data driving circuit using Sample-and-Hold consists of bias circuits, shift registers, data and line latches, level shifters, and 8-bit D/A converters, current mode Sample-and-Hold. This data driving circuit can improve image quality, driving speed, and can reduce process error, DNL error, and glitch noise, and circuits area. To reduce current cells, the 8-bit D/A converter was designed 4+4 hybrid type. The transient analysis shows that currents flows a few of uA in data line, and the currents have 256 gray levels of current values. Total circuits are designed for 10 ㎲ speed. Thus the designed 8-bit current steering data driving circuit can be usable in QVGA AMOLED displays. These data driving circuits are designed for 0.35 ㎛ CMOS process at 2.5 V and 5 V supply voltage and simulated with HSPICE.
마스크 레이아웃 합성을 위한 벡터화한 변을 사용한 블록 분할 기법
손영찬,주이아,유상대,Son, Yeong-Chan,Ju, Ri-A,Yu, Sang-Dae 대한전자공학회 2001 電子工學會論文誌-SD (Semiconductor and devices) Vol.38 No.12
Due to the high density of integration in current integrated circuit layouts, circuit elements must be designed to minimize the effect of parasitic elements and thereby minimize the factors which can degrade circuit performance. Thus, before making a chip, circuit designers should check whether the extracted netlist is correct, and verify from a simulation whether the circuit performance satisfies the design specifications. In this paper, we propose a new block disassembly technique which can extract the geometric parameters of stacked MOSFETs and the distributed RCs of layout blocks. After applying this to the layout of a folded-cascode CMOS operational amplifier, we verified the connectivity and the effect of the components by simulating the extracted netlist with HSPICE. 오늘날 집적회로의 집적도가 증가되고 있기 때문에 회로 소자는 기생성분의 영향을 최소화하고 회로의 성능을 감소시키는 요인을 최소화하도록 설계되어야 한다. 그래서 칩을 제작하기 전에 레이아웃으로부터 추출한 회로가 정확한가를 검증하고 시뮬레이션으로 추출된 회로가 설계사양을 만족하는지를 확인해야 한다. 본 논문에서는 스택 구조의 MOSFET의 기하학적인 파라미터와 레이아웃 배선 블록의 분산 RC를 추출할 수 있는 새로운 블록 분할 기법을 제안한다. 폴디드 캐스코드 CMOS 연산 증폭기의 레이아웃에 이 기법을 작용하여 회로를 추출하고, Hspice로 시뮬레이션을 수행하여 전기적 연결관계와 이들 소자의 영향을 검증하였다.
이미지 센서용 10-비트 125-MS/s 파이프라인 ADC
신기철(Gi-Cheol Sin),이주상(Ju-Sang Lee),이해원(Hae-won Lee),유상대(Sang-Dae Yu) 대한전자공학회 2007 대한전자공학회 학술대회 Vol.2007 No.11
A/D converters with high speed and high resolution is needed to process video signal in digital camera and mobile phone. In this paper, a 10-bits 125-MS/s pipelined A/D converter is designed to be used in CMOS image sensor systems. It consists of sample-and- hold, flash subrange-ADC, multiply-DAC and digital error correction logic. This ADC is expected to used in not only CMOS image sensor system but also communication system or set-top box.