차세대 비휘발성 메모리에 사용되는 High-k 절연막의 터널링 특성

오세만,정명호,박군호,김관수,정홍배,이영희,조원주,Oh, Se-Man,Jung, Myung-Ho,Park, Gun-Ho,Kim, Kwan-Su,Chung, Hong-Bay,Lee, Young-Hie,Cho, Won-Ju 한국전기전자재료학회 2009 전기전자재료학회논문지 Vol.22 No.6

The metal-insulator-silicon (MIS) capacitors with $SiO_2$ and high-k dielectrics ($HfO_2$, $Al_2O_3$) were fabricated, and the current-voltage characteristics were investigated. Especially, an effective barrier height between metal gate and dielectric was extracted by using Fowler-Nordheim (FN) plot and Direct Tunneling (DT) plot of quantum mechanical(QM) modeling. The calculated barrier heights of thermal $SiO_2$, ALD $SiO_2$, $HfO_2$ and $Al_2O_3$ are 3.35 eV, 0.6 eV, 1.75 eV, and 2.65 eV, respectively. Therefore, the performance of non-volatile memory devices can be improved by using engineered tunnel barrier which is considered effective barrier height of high-k materials.

O₂ 플라즈마 표면처리에 의한 Bio-FET 소자의 특성 열화 및 후속 열처리에 의한 특성 개선

오세만,정명호,조원주,Oh, Se-Man,Jung, Myung-Ho,Cho, Won-Ju 한국진공학회 2008 Applied Science and Convergence Technology Vol.17 No.3

$O_2$ 플라즈마를 이용한 표면처리 공정이 Bio-FET (biologically sensitive field-effect transistor)에 미치는 영향을 조사하기 위하여, SOI (Silicon-on-Insulator) wafer와 sSOI (strained- Si-on-Insulator) wafer를 이용하여 pseudo-MOSFET을 제작하고 $O_2$ 플라즈마를 이용하여 표면처리를 진행하였다. 제작된 시료들은 back gated metal contact junction 방식으로 측정되었다. $I_D-V_G$ 특성과 field effect mobility 특성의 관찰을 통하여 $O_2$ 플라즈마 표면처리에 따른 각 시료들의 전기적 특성 변화에 대하여 관찰하였다. 그리고 $O_2$ 플라즈마 표면처리 과정에서 플라즈마에 의한 손상을 받은 시료들은 2% 수소희석가스 ($H_2/N_2$)를 이용한 후속 열처리 공정을 진행한 후 전기적 특성이 향상되는 것을 관찰할 수 있었다. 이는 수소희석가스를 이용한 후속 열처리 공정을 통하여 산화막과 Si 사이의 계면 준위와 산화막 내부의 전하 포획 준위를 감소시켰기 때문이다. The effects of surface treatment by $O_2$ plasma on the Bio-FETs were investigated by using the pseudo-MOSFETs on the SOI substrates. After a surface treatment by $O_2$ plasma with different RF powers, the current-voltage and field effect mobility of pseudo-MOSFETs were measured by applying back gate bias. The subthreshold characteristics of pseudo-MOSFETs were significantly degraded with increase of RF power. Additionally, a forming gas anneal process in 2 % diluted $H_2/N_2$ ambient was developed to recover the plasma process induced surface damages. A considerable improvement of the subthreshold characteristics was achieved by the forming gas anneal. Therefore, it is concluded that the pseudo-MOSFETs are a powerful tool for monitoring the surface treatment of Bio-FETs and the forming gas anneal process is effective for improving the electrical characteristics of Bio-FETs.

Ada 언어에서의 확장된 랑데뷰

오세만(Se Man Oh),이양선(Yang Sean Lee) 한국정보과학회 1989 한국정보과학회 학술발표논문집 Vol.16 No.2

Ada 언어의 랑데뷰(rendezvous)는 CSP의 랑데뷰 개념을 바탕으로 병행 프로그래밍 모델에서 타스크 간의 통신(communication)과 동기(synchronization)를 위한 고급(high-level) 방식으로 제안되었다. Accept 문장과 entry 호출은 DP의 프로시듀어 호출과 메세지 전송 방식율, select 문장은 Dijkstra의 가디드 명령어(guarded command)의 비결정 제어 구조에 근거를 둔 고급 방식이다. 그러나 랑데뷰 방식이 entry 호출에 의한 동기 통신 방식이고, 랑데뷰에 참여하는 두개의 타스크가 랑데뷰가 시작될 때 까지 대기해야 되는 등 타스크의 병행성을 높이는데 많은 제한점을 가지고 있다. 본 연구에서는 위와 같은 문제점들을 agent 타스크를 이용하여 해결하는 확장된 랑데뷰 방안이 연구되었다.

EM에서 SPARC 코드로 효율적인 코드 확장

오세만(Oh Se Man),윤영식(Yun Young Shick) 한국정보처리학회 1997 정보처리학회논문지 Vol.4 No.10

There are two kinds of backends in ACK : code generator(full-fledged backend) and code expander(fast backend). Code generators generate target code using string pattern matching and code expanders generate target code using macro expansion. ACK translates EM to SPARC code using code expander. The corresponding SPARC code sequences for a EM code are generated and then push-pop optimization is performed. But, there is the problem of maintaining hybrid stack. And code expander is not considered to passes parameters of a procedure call through register windows. The purpose of this paper is to improve SPARC code quality. We suggest a method of SPARC cod generation using EM tree. Our method is divided into two phases : EM tree building phase and code expansion phase. The EM tree building phase creates the EM tree and code expansion phase translates it into SPARC code. EM tree is designed to pass parameters of a procedure call through register windows. To remove hybrid stack, we extract an additional information from EM code. We improved many disadvantages that arise from code expander in ACK.

Attribute Grammar를 이용한 중간 언어 생성에 관한 연구

오세만(Se Man Oh),이양선(Yang Sean Lee),김상훈(Sang Hoon Kim) 한국정보과학회 1988 한국정보과학회 학술발표논문집 Vol.15 No.2

본 논문은 attribute grammar를 이용하여 프로그래밍 언어의 semantics를 정형하게 나타내고 이로부터 중간 언어인 U-code를 반 자동으로 생성하기 위한 연구이다. 이를 위해 attribute grammar를 기술할 수 있는 메타 언어로 AGDL을 설계하였으며, 이것을 가지고 Mini-Pascal에 대한 attribute grammar를 작성하였다. 그리고 이것을 입력으로 받아 중간 언어 생성기를 생성하는 시스템을 구성하였다. 이 시스템은 AGDL을 입력으로 받아 evaluation에 필요한 정보를 생성하는 AGP부분과 이 정보를 이용하여 evaluation을 하게 되는 evaluator 부분으로 나뉘어 진다. AGP의 구성를 위해서 Lex와 Yacc을 사용하여 구성하였으며. evaluator는 파서의 출력인 semantic tree를 운행하며 evaluation한다.

Ada 컴파일러의 Front_End 설치에 관한 연구

오세만(Se Man Oh),이양선(Yang Sean Lee) 한국정보과학회 1987 한국정보과학회 학술발표논문집 Vol.14 No.1

본 논문은 Ada source program에서 EM code도 tanslate하는 Ada Front_End 설치에 관한 연구이다. Ada 언어의 LALR(1) 문법과 Abstract Syntax Tree(AST)를 고안하여 standford PGS로 부터 table을 얻었으며 이 table을 이용하여 Parser가 AST를 구성하면 AST를 traverse하면서 EM code를 생성하였다. EM은 ACK의 중간언어로 ACK로 부터 제공되는 EM interpreter 또는 Back_End를 이용하여 그 의미를 수행할 수 있다. Ada의 각 언어구조에 대한 AST를 고안하고 고안된 AST에 대하여 어떤 EM code를 생성할 것인가 하는 것이 이 논문의 주된 의미이며 여기에서 설명된 내은 SSM16에 implement되었다.

O₂ 플라즈마 표면처리에 의한 Bio-FET 소자의 특성 열화 및 후속 열처리에 의한 특성 개선

오세만(Se-Man Oh),정명호(Myung-Ho Jung),조원주(Won-Ju Cho) 한국진공학회(ASCT) 2008 Applied Science and Convergence Technology Vol.17 No.3

O₂ 플라즈마를 이용한 표면처리 공정이 Bio-FET(biologically sensitive field-effect transistor)에 미치는 영향을 조사하기 위하여, SOI(Silicon-on-Insulator) wafer와 sSOI(strained-Si-on-Insulator) wafer를 이용하여 pseudo-MOSFET을 제작하고 O₂, 플라즈마를 이용하여 표면처리를 진행하였다. 제작된 시료들은 back gated metal contact junction 방식으로 측정되었다. ID-VG 특성과 field effect mobility 특성의 관찰을 통하여 O₂ 플라즈마 표면처리에 따른 각 시료들의 전기적 특성변화에 대하여 관찰하였다. 그리고 O₂ 플라즈마 표면처리 과정에서 플라즈마에 의한 손상을 받은 시료들은 2% 수소희석가스(H₂/N₂)를 이용한 후속 열처리 공정을 진행한 후 전기적 특성이 향상되는 것을 관찰할 수 있었다. 이는 수소희석가스를 이용한 후속 열처리 공정을 통하여 산화막과 Si 사이의 계면 준위와 산화막 내부의 전하 포획 준위를 감소시켰기 때문이다. The effects of surface treatment by O₂ plasma on the Bio-FETs were investigated by using the pseudo-MOSFETs on the SOI substrates. After a surface treatment by O₂ plasma with different RF powers, the current-voltage and field effect mobility of pseudo-MOSFETs were measured by applying back gate bias. The subthreshold characteristics of pseudo-MOSFETs were significantly degraded with increase of RF power. Additionally, a forming gas anneal process in 2% diluted H₂/N₂ ambient was developed to recover the plasma process induced surface damages. A considerable improvement of the subthreshold characteristics was achieved by the forming gas anneal. Therefore, it is concluded that the pseudo-MOSFETs are a powerful tool for monitoring the surface treatment of Bio-FETs and the forming gas anneal process is effective for improving the electrical characteristics of Bio-FETs.

H.264용 디블로킹 필터의 저전력 구조

장영범,오세만,박진수,한규훈,김수홍,Jang Young-Beom,Oh Se-Man,Park Jin-Su,Han Kyu-Hoon,Kim Soo-Hong 대한전자공학회 2006 電子工學會論文誌-SP (Signal processing) Vol.43 No.3

이 논문에서는 H.264 비디오 코딩에 사용되는 디블로킹 필터의 저전력 구조를 제안하였다. 즉, 8 픽셀의 입력에 대한 공통의 필터계수를 공유함으로써 구현 하드웨어를 줄일 수 있는 효율적인 구조를 제안하였다. 제안된 디블로킹 필터 구조는 MUX와 DEMUX 회로를 추가하여 설계하였으며, 기존 구조와 비교하여 44.2%의 덧셈연산 감소효과를 나타내었다. 또한 제안된 구조를 Verilog HDL 코딩과 FPGA로 구현한 결과, 기존의 디블로킹 필터 구조와 비교하여 각각 19.5%와 19.4%의 게이트 카운트 감소 효과를 보였다. 따라서 제안된 디블로킹 필터 구조는 H.264용 encoder와 decoder SoC에 널리 사용될 수 있는 저전력 구조이다. In this paper, a low-power deblocking filter structure for H.264 video coding algorithm is proposed. By sharing addition hardware for common filter coefficients, we have designed an efficient deblocking filter structure. Proposed deblocking filter utilizes MUX and DEMUX circuits for input data sharing and shows 44.2% reduction for add operation. In the HDL coding simulation and FPGA implementation, we achieved 19.5% and 19.4% gate count reduction, respectively, comparison with the conventional deblocking filter structure. Due to its efficient processing scheme, the proposed structure can be widely used in H.264 encoding and decoding SoC.

개인 휴대단말에서 응용 프로그램 동기화를 위한 자동설치 시스템의 설계 및 구현

나승원,오세만,Na, Seung-Won,Oh, Se-man 한국정보처리학회 2003 정보처리학회논문지 A Vol.10 No.6

새로운 무선인터넷 디바이스로써 주목받고 있는 PDA는 기능 개선을 위해서 다양한 애플리케이션 개발이 이루어지고 있으며 수시로 응용프로그램이 설치되어지고 있다. 또한 PDA는 전원이 방전 될 경우에 RAM(Random Access Memory)에 저장되어 있는 데이터가 모두 삭제되는 단점이 있어서 그때마다 프로그램을 다시 복원해야 한다. 본 논문에서는 PDA의 응용 프로그램을 설치할 경우에 사용자가 직접 애플리케이션을 설치해야 하는 기존의 문제점을 해결하기 위하여 자동으로 PDA 응용프로그램이 설치되는 시스템(PAIS : PDA Automatic Installation System)을 제안하였다. 이 시스템을 적용한 경우 사용자에게는 설치에 소요되는 시간과 노력을 감소시켜 편의를 제공하고, 기업에게는 프로그램 설치관련 홍보물 제작에 소요되던 비용을 절감 할 수 있는 효과가 있다. The application for PDA as a new wireless Internet device is variously developed to improve the function of PDA, and the application software must be installed to PDAs. In addition. when the power supply of PDA becomes fully discharged, all data stored in the RAM (Random Access Memory) could be vanished, and then the application programs should be reinstalled. This paper presents an automatic installation system of application program, PAIS (PDA Automatic Installation System). It is designed to solve the problem of PDA that PDA's users have to install the application programs on their PDA themselves. When this engine is applied, PDA users can save the time and effort for installation. It's convenient for the PDA users. The PDA and application software company can save the cost to create materials to explain the installation process.

필터 뱅크를 사용한 효율적인 short-length running convolution 알고리즘

장영범,오세만,이원상,Jang Young-Beom,Oh Se-Man,Lee Won-Sang 대한전자공학회 2005 電子工學會論文誌-SP (Signal processing) Vol.42 No.6

이 논문에서는 FIR 필터의 연산의 양을 줄이는 효율적인 직접방식의 고속 알고리즘을 제안하였다. 제안된 알고리즘은 임의의 다운샘플링 크기로 병렬화가 가능하며, 다운샘플링의 크기가 결정되면 쉽게 구조를 유도할 수 있다. 특히 제안된 알고리즘은 이론적인 샘플당 곱셈연산의 수를 감소시킴과 동시에 실제 구현에 있어서도 효과가 있음을 실험을 통하여 입증하였다. 이론적으로 연산의 양이 감소함을 보이기 위하여 부필터의 수와 샘플당 곱셈연산의 수를 기존의 고속 알고리즘과 비교하였으며, 실제적으로 구현의 효과를 입증하기 위하여 하드웨어 구현소자의 수와 MAC 프로세서를 사용한 소프트웨어 구현으로 역시 기존의 방식들과 비교하여 제안된 구조가 효과적임을 보였다. In this paper, an efficient and fast algerian to reduce calculation amount of FIR(Finite Impulse Responses) filtering is proposed. Proposed algorithm enables arbitrary size of parallel processing, and their structures are also easily derived. Furthermore, it is shown that the number of multiplication/sample is reduced, and number of instructions using MAC(Multiplication and Accumulation) processor are also reduced. For theoretical improvement numbers of sub filters are compared with those of conventional algorithm. In addition to the theoretical improvement, it is shown that number of element for hardwired implementation are reduced comparison to those of the conventional algorithm.