RISS 학술연구정보서비스

검색
다국어 입력

http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.

변환된 중국어를 복사하여 사용하시면 됩니다.

예시)
  • 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
  • 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
닫기
    인기검색어 순위 펼치기

    RISS 인기검색어

      검색결과 좁혀 보기

      선택해제
      • 좁혀본 항목 보기순서

        • 원문유무
        • 원문제공처
        • 등재정보
          펼치기
        • 학술지명
          펼치기
        • 주제분류
          펼치기
        • 발행연도
          펼치기
        • 작성언어
        • 저자
          펼치기

      오늘 본 자료

      • 오늘 본 자료가 없습니다.
      더보기
      • 무료
      • 기관 내 무료
      • 유료
      • KCI등재

        산학연 통합 프로젝트 관리 시스템 개발

        신동석,정기호,이재현,Shin, Dong-Suk,Jeong, Gi-Ho,Lee, Jae-Hyun 한국정보통신학회 2010 한국정보통신학회논문지 Vol.14 No.2

        본 논문에서는 산학협력 지원사업의 성과를 체계적이고 통합적으로 관리하는 위한 통합 프로젝트 관리 시스템(iPMS : Integrated Project Management System)을 설계하고 구현한다. 본 논문에서 구현된 iPMS 시스템은 수행된 과제에 대한 결과 및 현황에 대하여 손쉽고 다양한 형태로 검색하는 기능 및 보고서 출력 기능을 제공하고, 산학협력 지원사업에 대한 성능 평가 및 사후 관리의 방법을 제공해 준다. iPMS는 부산-울산 산학협의회를 통하여 운영 중이며, 산학연 과제 관리에 대하여 효과적으로 사용될 것으로 사료된다. In this paper, we design and implement the iMPS(Integrated Project Management system). The iMPS is used in the performance evaluation which establishes the systematic management of support for Industry-Academy-Research Cooperation. The implemented iPMS mainly contain functions. First, the search function produces a report for result on the status of numerous projects and allows administrators to track project status in a excel file format. Second, the management function produces a performance evaluation, monitoring. Applying the iPMS to management of Busan-Ulsan Association of industry-academy cooperation, its usefulness is from the results of web service.

      • KCI우수등재

        Metal / Ferroelectric / Insulator / Semiconductor 구조의 결정 구조 및 전기적 특성에 관한 연구

        신동석(Dong-Suk Shin),최훈상(Hoon-Sang Choi),최인훈(In-Hoon Choi),이호녕(Ho-Nyung Lee),김용태(Yong-Tae Kim) 한국진공학회(ASCT) 1998 Applied Science and Convergence Technology Vol.7 No.3

        본 연구에서는 강유전체 박막을 게이트 산화물로 사용한 Pt/SrBi₂Ta₂O_9(SBT)/CeO₂/Si(MFIS)와 Pt/SBT/Si(MFS) 구조의 결정 구조 및 전기적 성질의 차이를 연구하였다. XRD 및 SEM 측정 결과 SBT/CeO₂/Si 구조의 경우 SBT/Si 구조에 비해 SBT 박막이 더 큰 결정립이 형성되었다. HRTEM 측정으로 SBT/CeO₂/Si 박막은 약 5 ㎚ 정도의 SiO₂층이 형성되었고 비교적 평탄한 계면의 미세구조를 가지는 반면, SBT/Si는 각각 약 6 ㎚ 와 7 ㎚ 정도의 SiO₂층과 비정질 중간상층이 형성되었음을 알 수 있다. 즉 CeO₂박막을 완충층으로 사용함으로써 SBT 박막과 Si 기판의 상호 반응을 적절히 억제할 수 있음을 확인하였다. Pt/SBT/CeO₂/Pt/SiO₂/Si와 Pt/SBT/Pt/SiO₂/Si 구조에서 Polarization-Electric field(P-E) 특성을 비교해 본 결과 CeO₂박막의 첨가에 따라 잔류분극값은 감소하였고 항전계값은 증가하였다. MFIS 구조에서 memory window값은 항전계값과 직접적 관련이 있으므로 이러한 항전계값의 증가는 MFIS 구조에서의 memory window값이 증가할 수 있음을 나타낸다. Pt/SBT(140 ㎚)/CeO₂(25 ㎚)/Si 구조에서 Capacitance-Voltage(C-V) 측정 결과로부터 동작전압 4-6 V에서 memory windows가 1-2 V 정도로 나타났다. SBT 박막의 두께가 증가할수록 memory window값은 증가하였는데 이는 SBT 박막에 걸리는 전압강하가 증가하기 때문인 것으로 생각되어진다. Pt/SBT/CeO₂/Si의 누설전류는 10^(-8) A/㎠ 정도였고 Pt/SBT/Si 구조에서는 약 10^(-6)A/㎠ 정도로 약간 높은 값을 나타내었다. We have investigated the crystal structure and electrical properties of Pt/SBT/CeO₂/Si(MFIS) and Pt/SBT/Si(MFS) structures for the gate oxide of ferroelectric memory. XRD spectra and SEM showed that the SBT film of SBT/CeO₂/Si structure had larger grain than that of SBT/Si structure. Furthermore HRTEM showed that SBT/CeO₂/Si had 5 ㎚ thick SiO₂ layer and very smooth interface but SBT/Si had 6 ㎚ thick SiO₂ layer and 7 ㎚ thick amorphous intermediate interface. Therefore, CeO₂ film between SBT film and Si substrate is confirmed as a good candidate for a diffusion barrier. The remanent polarization decreased and coercive voltage increased in Pt/SBT/CeO₂/Pt/SiO₂/Si structure. This effect may increase memory window of MFIS structure directly related to the coercive voltage. From the capacitance-voltage characteristics, the memory windows of Pt/SBT(140 ㎚)/CeO₂(25 ㎚)/Si structure were in the range of 1~2 V at the applied voltage of 4~6 V. The memory window increased with the thickness of SBT film. These results may be due to voltage drop applied at SBT films. The leakage currents of Pt/SBT/CeO₂/Si and Pt/SBT/Si were 10^(-8) A/㎠ and 10^(-6) A/㎠, respectively.

      • KCI등재

        PC 연동 단말기 기반의 관공서 제세공과금 수납관리 시스템

        신동석(Dong-Suk Shin) 한국콘텐츠학회 2009 한국콘텐츠학회논문지 Vol.9 No.5

        최근 교통카드 이용이 보편화됨에 따라 이를 이용한 다양한 부가서비스가 제안되고 있다. 특히 교통카드 한 장으로 버스, 택시, 지하철, 주차장 및 톨게이트 요금 결제가 가능하므로 소액의 상품 혹은 수수료를 경제적으로 처리할 수 있는 새로운 대금결제 방식으로 각광받고 있다. 본 논문에서는 PC 연동 단말기를 통해 민원인들이 각종 민원서류발급 수수료, 인지대 및 제세공과금을 다양한 디지털카드로 납부할 수 있는 새로운 수납관리 시스템을 제안한다. 시스템은 단말기부, 미들웨어부, 관리 서버부의 3단계로 구성된다. 단말기부는 선불카드 지불/충전, 신용/체크/직불카드 처리 모듈로 구성되며, 단말기의 조작은 미들웨어부를 통해서 이루어진다. 미들웨어부에서는 미들웨어 어플리케이션을 통해 단말기부와 관리 서버부를 연결하고, 민원업무에 따른 각종 수수료 항목을 처리하며, 단말기를 모니터링하여 처리된 결제 결과를 바탕으로 각종 보고서와 통계자료를 생성한다. 관리 서버부는 민원부서의 사용자 및 수수료 항목과 관할 지역내 모든 거래 내역의 집계와 통계정보를 관리한다. 제안한 시스템은 부산 남구청 및 보건소에서 시범 사용중이며, 다양한 지불수단 제공 및 현금수납에 따른 업무 부담 감소로 제안한 시스템이 기존 업무 방식보다 효율적이고 편리함을 보여준다. Recently, the traffic card is gradually utilized and its several supplementary services have been significantly developed. Particularly, since it is possible to pay fees for buses, taxies, subways, parking and tollgates with only one traffic card, new payment method for economically processing has been focused. This paper presents a new receipt management system which allows possibly paying with several digital cards through PC interfacing terminals. The proposed system is mainly composed of three parts: terminals, middleware, and management servers. A terminal part includes processing module for payment/charging and credit/check/debit cards, etc and its operation is fulfilled through a middleware part. A main task of a middleware part is to connect a terminal part to managing servers through middleware applications. Additionally, processing of several receipt items and monitoring of the terminals to product statistical reports based on the processed result are carried out in the middleware. A management sever part is accomplished for collecting all of transaction histories against users and charging items over allowed province and managing statistical information. The proposed system is currently utilized in the Nam-GU district office and the Nam-GU district health center, Busan, S. Korea, respectively for testing its effectiveness. We conclude from this demonstration that the system is more useful and efficient than the previous processing method especially in that variable payment ways are provided and consumption burden is reduced.

      • KCI등재후보

        순환관계 객체모델에 기반한 문화관광 콘텐츠관리시스템 개발

        신동석(Dong-Suk Shin) 한국컴퓨터정보학회 2006 韓國컴퓨터情報學會論文誌 Vol.11 No.2

        인터넷의 급속한 발전은 홈페이지 및 콘텐츠의 양적 증가와 더불어 전문화 및 세분화를 유도하였고, 이로 인해 콘텐츠 관리시스템(CMS:Content Management System)의 필요성이 대두되고 있다. 현재 CMS는 많은 업체에서 구현되고 다각적으로 연구하고 있다. 하지만 전문화된 문화관광 콘텐츠를 손쉽게 구축하고, 이를 효율적으로 관리하는 시스템은 드물다. 이러한 요구에 따라 본 연구에서는 일반인들의 문화관광 정보 서비스에 대한 욕구를 만족시키고, 표준화된 문화관광 콘텐츠를 손쉽게 구축, 관리할 수 있는 순환관계 객체모델에 기반한 통합적인 성격의 CMS를 설계하고, 구현하였다. The remarkable development of the internet causes us to have too many homepages and content, to be specialized and subdivided, and to need 'CMS' (Content Management System). Currently, CMS have been developed by many solution providers and studied in many ways. However, it is hard to find a system which is able to construct the specified Culture & Tourism content rapidly and managed them efficiently. Step on these requirement, this paper focus on design and implementation of unified CMS based on recursive relation object model which can be satisfied the demand of the usual people's information service of Culture & Tourism and which can be installed and managed the standardized Culture & Tourism content easily.

      • 단일트랙 VLSI 어레이에서 의사결함처리요소를 이용한 제어논리 설계

        신동석(Dong-Suk Shin),정목동(Mok-Dong Chung),우종호(Chong-Ho Woo) 한국정보과학회 1996 정보과학회논문지 : 시스템 및 이론 Vol.23 No.11

        VLSI 어레이에서 결함허용은 제한된 여분하드웨어 자원을 이용하여 잠재적으로 결함을 갖는 물리어레이를 무결함의 논리어레이로 재구성하는 것이다. 본 논문에서는 N×N 어레이에 1행 1열, 즉 (2N+1)개의 여분처리요소와 단일트랙 스위치로 구성된 재구성 가능한 VLSI 어레이에서 재구성율을 향상시키기 위한 효율적인 방법을 제안하고 실시간 재구성을 위한 제어논리를 설계하였다. 단일트랙 스위치로 인한 재구성 능력의 제한을 완화시키고 주어진 자원을 보다 효율적으로 사용하기 위하여 의사결함처리요소의 개념을 제안하였다. 이 개념을 VLSI 어레이의 재구성에 적용한 결과 제안한 방법의 재구성율이 동일한 조건의 기존방법보다 우수함을 확인하였다. The fault-tolerance problem of VLSI arrays is to reconfigure a potentially faulty physical array with its fixed spare hardware resources into a fault-free logical array. This paper deals with the issue of developing efficient method to achieve a highly successful reconfiguration rate on the reconfigurable VLSI arrays, which consist of N×N array of nonspare PE's, single-row-column of spare PE's, and single track switches. We have designed control logic for real time reconfiguration. We have proposed the concept of pseudo faulty processing elements to alleviate the problem caused by the limitation of reconfiguration capability due to single track switches and to utilize the given resources much more efficiently. Applying this concept to reconfiguration of VLSI arrays, we have found that the proposed scheme achieves a higher reconfiguration rate than the previous method of similar condition.

      연관 검색어 추천

      이 검색어로 많이 본 자료

      활용도 높은 자료

      해외이동버튼