http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
Studies on Molecular Structure Changes in Polyethylene/Polypropylene Sheath-Core Monofilament
서영호,임영민,오태환,한성수,남영식,남승민,함진수,Seo, Young Ho,Lim, Young Min,Oh, Tae Hwan,Han, Sung Soo,Nam, Young Sik,Nam, Seung Min,Ham, Jin Soo The Korean Fiber Society 2014 한국섬유공학회지 Vol.51 No.2
In this study, changes in the molecular structure of a sheath-core polyethylene (PE)/polypropylene (PP) bicomponent monofilament were investigated using different fractions of sheath or core components. The melt complex viscosity of sheath PE showed a greater shear thinning behavior than core PP. For both as-spun and drawn filaments, the crystal structure of sheath PE developed better than that of core PP. In the as-spun monofilament, the core PP crystal structure did not develop well, while sheath PE showed a more developed crystal structure. Further, sonic velocity indicating the molecular orientation increased upon drawing but was rarely dependent on the sheath PE fraction for both as-spun and drawn monofilaments.
RTL 수준에서의 합성을 이용한 Gated Clock 기반의 Low-Power 기법
서영호,박성호,최현준,김동욱,Seo, Young-Ho,Park, Sung-Ho,Choi, Hyun-Joon,Kim, Dong-Wook 한국정보통신학회 2008 한국정보통신학회논문지 Vol.12 No.3
본 논문에서는 RTL 수준에서의 클록 게이팅을 이용한 실제적인 저전력 설계 기술에 대해서 제안하고자 한다. 상위 수준의 회로 설계자에 의해 시스템의 동작을 분석하여 클록 게이팅을 위한 제어기를 이용하는 것이 가장 효율적인 전력 감소를 가져 온다. 또한 직접적으로 클록 게이팅을 수행하는 것보다는 합성툴이 자연스럽게 게이팅된 클록을 맵핑할 수 있도록 RTL 수준에서 유도하는 것이 바람직하다. RTL 코딩 단계에서부터 저전력이 고려되었다면 처음 코딩단계에서부터 클록을 게이팅 시키고, 만일 고려되지 않았다면 동작을 분석한 후에 대기 동작인 부분에서 클록을 게이팅 한다. 그리고 회로의 동작을 분석한 후에 클록의 게 이팅을 제어하기 위한 제어기를 설계하고 합성 툴에 의해 저전력 회로에 해당하는 netlist를 얻는다. 결과로부터 상위수준의 클록 게이팅에 의해 레지스터의 전력이 922 mW에서 543 mW로 42% 감소한 것을 확인할 수 있다. Power Theater 자체의 synthesizer를 이용하여 netlist로 합성한 후에 전력을 측정했을 경우에는 레지스터의 전력이 322 mW에서 208 mW로 36.5% 감소한 것을 확인할 수 있다. In this paper we proposed a practical low-power design technique using clock-gating in RTL. An efficient low-power methodology is that a high-level designer analyzes a generic system and designs a controller for clock-gating. Also the desirable flow is to derive clock-gating in normal synthesis process by synthesis tool than to insert directly gate to clock line. If low-power is considered in coding process, clock is gated in coding process. If not considered, after analyzing entire operation. clock is Bated in periods of holding data. After analyzing operation for clock-gating, a controller was designed for it, and then a low-power circuit was generated by synthesis tool. From result, we identified that the consumed power of register decreased from 922mW to 543mW, that is the decrease rate is 42%. In case of synthesizing the test circuit using synthesizer of Power Theater, it decreased from 322mW to 208mW (36.5% decrease).
서영호,구자명,김동욱,Seo, Young-Ho,Koo, Ja-Myung,Kim, Dong-Wook 한국정보통신학회 2012 한국정보통신학회논문지 Vol.16 No.8
본 논문에서는 스테레오 영상의 소유권 보호를 위한 워터마킹 기법을 제안한다. 제안한 기법은 스테레오 정합을 통해서 얻어진 변위 맵에서 폐색 영역에 해당하면서 적절한 주파수 계수를 갖는 영역에 워터마크를 삽입한다. 주파수 변환 도구로는 이산 웨이블릿 변환을 사용한다. 제안한 알고리즘은 스테레오 정합, 워터마크 재배열, 워터마크 위치 선정, 그리고 워터마크 삽입 및 추출로 구성된다. 미들버리에서 제공하는 4가지 실험 영상에 대해서 실험을 수행하였다. 4 가지 영상에 대해서 워터마크를 다양한 강인성을 갖도록 삽입하였고, 이들에 대해서 다양한 공격에 대한 워터마크 추출율을 검출하였다. 또한 3D TV에서 다양한 워터마크 삽입 영상을 시각적으로 분석하였다. In this paper, we propose a new watermarking technique for copyright protection of stereo image. The proposed technique embeds watermark to the region which corresponds to occlusion of the disparity map to be extracted by the proposed stereo matching and the frequency coefficient with the appropriate value. We use discrete wavelet transform for frequency transform tool. The proposed algorithm consists of stereo matching, watermark rearrange, mark space selection, and watermark embedding/extracting. We tested the experiment about 4 stereo images which are from Middlebury site. We embedded the watermark to 4 stereo images and extracted it from the images after attacks. We also visually analyzed the watermark embedding images in 3D TV environment.
DWT 영역에서의 주파수 정보를 활용한 가변 윈도우 기반의 스테레오 정합 알고리즘
서영호,구자명,김동욱,Seo, Young-Ho,Koo, Ja-Myung,Kim, Dong-Wook 한국정보통신학회 2012 한국정보통신학회논문지 Vol.16 No.7
본 논문에서는 스테레오 카메라 환경에서 고속으로 깊이 정보를 얻기 위한 응용분야에 적합한 스테레오 정합 기법을 제안하고자 한다. 이러한 조건을 만족하기 위해서 DWT 영역에서의 주파수 정보와 가변 정합창을 이용하는 적응적인 스테레오 정합 기법을 제안한다. 공간 영역에서 영상의 국부적인 특성을 분석하여 정합창의 크기를 결정하고, 주파수 영역에서 영상의 주파수 특성을 분석하여 정합창의 형태 및 스케일링 요소를 결정한다. 주파수 영역에 대한 정보를 이용하기 위해서 로컬 DWT와 전역 DWT를 활용하는 기법을 모두 적용하였다. 본 논문은 스테레오 정합을 위한 제안한 기법은 유사한 수준의 복잡도에서 고정 정합창 기반의 기법과 비교할 때 PSNR이 향상되는 것을 확인하였다. In this paper we propose a new stereo matching algorithm which is suitable for application to obtain depth information with high-speed in stereoscopic camera environment. For satisfying these condition we propose a new adaptive stereo matching technique using frequency information in discrete wavelet (DWT) domain and variable matching window. The size of the matching window is selected by analysis of the local property of the image in spatial domain and the feature and scaling factor of the matching window is selected by the frequency property in the frequency domain. For using frequency information we use local DWT and global DWT. We identified that the proposed technique has better peak noise to signal ratio (PSNR) than the fixed matching techniques with similar complexity.
효율적인 SoC 논리합성을 위한 혼합방식의 설계 방법론
서영호,김동욱,Seo, Young-Ho,Kim, Dong-Wook 한국정보통신학회 2012 한국정보통신학회논문지 Vol.16 No.3
본 논문에서는 크게 두 가지 사항에 대해서 제안하고자 한다. 첫 번째는 논리합성을 위한 제약조건 방법에 대한 것이고, 두 번째는 효율적인 논리합성방법에 대한 것이다. 논리 합성은 주어진 제약조건(constraint)을 최대한 만족 시키면서 논리 사상과 최적화 등을 통하여 RTL(register transfer level) 코드로부터 게이트-수준의 네트리스트를 얻는 과정이다. 논리합성의 결과는 주어진 제약조건과 합성 방법에 매우 종속적이다. 이들에 의해서 설계의 면적 및 타이밍이 크게 변화하므로 우리는 제약조건과 합성방법을 철저하게 고려하여야 한다. 본 논문에서는 논리합성을 하는 과정에서 실제로 고려해야하는 사항들에 대해서 경험적이고 실험적인 결과를 바탕으로 혼합방식의 논리합성 기법을 제안한다. 제안된 기법을 이용하여 약 65만 게이트의 하드웨어 자원량을 사용하는 회로에 적용시켜본 결과로 상향식 방법에 비해서 합성 시간이 약 47% 감소하였고, 하향식 방법에 비해서 타이밍 특성이 우수하였다. In this paper, we propose two main points. The first is the constraint for logic synthesis, and the second is an efficient logic synthesis method. Logic synthesis is a process to obtain the gate-level netlist from RTL (register transfer level) codes using logic mapping and optimization with the specified constraints. The result of logic synthesis is tightly dependent on constraint and logic synthesis method. Since the size and timing can be dramatically changed by these, we should precisely consider them. In this paper, we present the considering items in the process of logic synthesis by using our experience and experimental results. The proposed techniques was applied to a circuit with the hardware resource of about 650K gates. The synthesis time for the hybrid method was reduced by 47% comparing the bottom-up method and It has better timing property about slack than top-down method.
임의의 가상시점 홀로그램 서비스를 위한 중간시점 영상 및 디지털 홀로그램 생성
서영호,이윤혁,구자명,김동욱,Seo, Young-Ho,Lee, Yoon-Hyuk,Koo, Ja-Myung,Kim, Dong-Wook 한국정보통신학회 2013 한국정보통신학회논문지 Vol.17 No.1
This paper proposes an intermediate image generation method for the viewer's view point by tracking the viewer's face, which is converted to a digital hologram. Its purpose is to increase the viewing angle of a digital hologram, which is gathering higher and higher interest these days. The method assumes that the image information for the leftmost and the rightmost view points within the viewing angle to be controlled are given. It uses a stereo-matching method between the leftmost and the rightmost depth images to obtain the pseudo-disparity increment per depth value. With this increment, the positional informations from both the leftmost view point and the rightmost view point are generated, which are blended to get the information at the wanted intermediate viewpoint. The occurrable dis-occlusion region in this case is defined and a inpainting method is proposed. The results from implementing and experimenting this method showed that the average image qualities of the generated depth and RGB image were 33.83[dB] and 29.5[dB], respectively, and the average execution time was 250[ms] per frame. Also, we propose a prototype system to service digital hologram interactively to the viewer by using the proposed intermediate view generation method. It includes the operations of data acquisition for the leftmost and the rightmost viewpoints, camera calibration and image rectification, intermediate view image generation, computer-generated hologram (CGH) generation, and reconstruction of the hologram image. This system is implemented in the LabView(R) environments, in which CGH generation and hologram image reconstruction are implemented with GPGPUs, while others are implemented in software. The implemented system showed the execution speed to process about 5 frames per second. 본 논문은 최근 관심이 고조되고 있는 디지털 홀로그램의 시야각을 확보하기 위하여 시청자의 시점을 추적하여 그 시점에 해당하는 데이터를 생성하고, 이를 디지털 홀로그램으로 변환하는 방법을 제안한다. 이 방법은 제어하는 시야각의 맨 좌측과 맨 우측 시점에 대한 정보(깊이정보와 컬러 또는 명도정보)가 주어졌다고 가정한다. 이 방법은 주어진 좌, 우측의 깊이영상을 대상으로 스테레오 정합에 의해 단위 깊이 당 의사변위증분을 구하여 사용한다. 이를 이용하여 주어진 좌, 우측시점으로부터 원하는 가상시점의 정보를 생성하고, 그 결과의 두 영상을 결합하여 해당시점의 정보를 획득한다. 이 경우 발생하는 비폐색 영역을 정의하고 이를 채우는 방법을 제안한다. 이 방법을 구현하여 실험한 결과 생성한 중간 시점의 깊이영상과 RGB영상의 평균 화질은 각각 33.83[dB]과 29.5[dB]이었으며, 평균 수행속도는 프레임 당 250[ms]이었다. 또한 이 방법을 이용하여 시청자와 인터랙티브하게 디지털 홀로그램을 서비스하는 시스템의 프로토타입을 제안한다. 이 시스템에는 좌, 우 시점의 영상정보를 획득, 카메라 캘리브래이션과 영상보정, 중간시점 영상생성, 컴퓨터-생성홀로그램(computer-generated hologram, CGH) 생성 및 홀로그램 영상복원기능을 포함한다. 이 시스템은 LabView(R) 환경에서 구현되며, CGH생성과 홀로그램 영상 복원은 GPGPU로, 나머지는 소프트웨어로 구현한다. 구현결과 평균 수행 속도는 초당 약 5 프레임을 처리할 수 있는 속도이었다.
디지털 홀로그램의 효율적인 분해를 위한 웨이블릿 함수 기반 프레넬릿 변환의 설계
서영호,김진겸,김동욱,Seo, Young-Ho,Kim, Jin-Kyum,Kim, Dong-Wook 한국정보통신학회 2019 한국정보통신학회논문지 Vol.23 No.3
본 논문에서는 디지털 홀로그램을 효율적으로 분해하기 위해서 다양한 웨이블릿 함수들을 이용한 프레넬릿 변환 방식을 제안하였다. 제안한 웨이블릿 함수 기반의 프레넬릿 변환들을 구현한 후에 디지털 홀로그램에 적용하고 계수들의 에너지에 대한 특성을 분석한다. 구현한 웨이블릿 함수 기반의 프레넬릿 변환은 광학적으로 획득되거나 혹은 컴퓨터 생성 홀로그램 기법으로 생성된 홀로그램의 복원과 처리에 매우 적합하다. 스플라인 함수의 특성을 분석한 이후에 이를 기반으로 하는 웨이블릿 다해상도 해석 방법에 대해서 살펴본다. 이러한 과정을 통해 광학적 간섭 현상을 통해 생성된 프린지 패턴을 효과적으로 분해할 수 있는 변환 도구를 제안하였다. 다양한 분해 특성을 갖는 웨이블릿 함수기반의 프레넬릿 변환을 구현하였고 이를 이용하여 프린지 패턴을 분해한 결과들을 보인다. 결과를 살펴보면 랜덤 위상의 포함여부에 따라 계수들의 에너지 분포가 크게 다르다는 것을 확인할 수 있다. In this paper, we propose a Fresnel transform method using various wavelet functions to efficiently decompose digital holograms. After implementing the proposed wavelet function-based Fresnelet transforms, we apply it to the digital hologram and analyze the energy characteristics of the coefficients. The implemented wavelet transform-based Fresnelet transform is well suited for reconstructing and processing holograms which are optically obtained or generated by computer-generated hologram technique. After analyzing the characteristics of the spline function, we discuss wavelet multiresolution analysis method based on it. Through this process, we proposed a transform tool that can effectively decompose fringe patterns generated by optical interference phenomena. We implement Fresnelet transform based on wavelet function with various decomposition properties and show the results of decomposing fringe pattern using it. The results show that the energy distribution of the coefficients is significantly different depending on whether the random phase is included or not.
Video SoC를 위한 고성능 ME/MC IP의 설계
서영호,최현준,김동욱,Seo, Young-Ho,Choi, Hyun-Jun,Kim, Dong-Wook 한국정보통신학회 2008 한국정보통신학회논문지 Vol.12 No.9
본 논문은 비디오 압축을 고성능으로 수행하기 위한 움직임 예측(motion estimation, ME) 및 보상(compensation, MC) 알고리즘의 VLSI 구조를 제안하고 하드웨어로 구현하였다. 움직임 예측을 계산하기 위해서는 일반적으로 SAD 결과를 이용하게 되는데 이를 위하여 새로운 연산방법을 제안하였다. 제안한 SAD 연산방법으로 인해 연산의 효율성이 증대되고 메모리의 사용을 줄임으로써 ME/MC의 성능을 높였다. 제안한 ME/MC 하드웨어는 TSMC 90nm HVT CMOS 공정으로 구현하였다. 구현된 하드웨어는 약 33만 게이트를 점유하였고, 143MHz의 클록 주파수에서 안정적으로 동작하였다. This paper proposed a new VLSI architecture of motion estimation (ME) and compensation (MC) for efficient video compression and implemented it to hardware. ME is generally calculated using SAD result. So we proposed a new arithmetic method for SAD. The proposed SAD calculation method increases arithmetic efficiency and decreases external memory usage. Finally it increases performance of ME/MC. The proposed ME/MC hardware was implemented to ASIC with TSMC 90nm HVT CMOS library. The implemented hardware occupies about 330K gates and stably operates the clock frequency of 143MHz.
ASIC ECO 단계에서 효율적인 Timing Closure 방법론
서영호,최현준,유지상,김동욱,Seo, Young-Ho,Choi, Hyun-Jun,Yoo, Ji-Sang,Kim, Dong-Wook 한국정보통신학회 2009 한국정보통신학회논문지 Vol.13 No.3
본 논문에서는 ASIC 기반으로 칩을 개발하는 경우에 ECO 단계에서 몇 가지 타이밍 위반을 효율적으로 수정할 수 있는 방법을 제안하고자 한다. 이러한 타이밍 위반은 여러 가지 원인으로 발생할 수가 있는데 이 원인들 중에서 툴들의 특성 때문에 발생하는 것이 주요인이다. 이러한 violation 중에서 가장 빈번히 발생하는 것이 셋업 시간 위반과 홀드 시간위반이다. 먼저 이러한 타이밍 위반이 발생하는 원인을 분석한 후에 이들을 극복하기 위한 타이밍 조절 방법을 제안한다. 각각의 타이밍 위반들은 데이터 요구 시간을 증가시키거나 데이터 도달 시간을 감소시킴으로서 해 결할 수 있는데 그 구체적인 방법들을 경우에 따라 제안한다. 이러한 방법들은 어떠한 정해진 알고리즘과 원리에 의해서 수행하기는 어렵고, 경우에 따라서 ASIC 엔지니어가 적절하게 선택하여 적용해야 한다. In this paper, we propose an efficient methodology to fix timing violation in ECO step for ASIC process. Timing violation can occur from various reasons and the major cause is inconsistent correlation between EDA tools. The most frequent violation is setup time and hold time violation. First, we analyzed the reason of violation creation, and then proposed the adjusting method for overcome them. Each violation can be fixed by increasing data required time or decreasing data arrival time. We proposed the detailed technique on a case basis. It is difficult to execute these methods by routine of algorithm or principle. Therefore ASIC engineer needs to apply these technique to violation as conditions of the implemented design.
제 1형 신경섬유종증에 합병된 모야모야병에서 신장동맥 협착을 동반한 고혈압
서영호,임형은,유기환,Seo, Young Ho,Yim, Hyung Eun,Yoo, Kee Hwan 대한소아신장학회 2013 Childhood kidney diseases Vol.17 No.2
신경섬유종은 드문 전신 질환으로 여러 장기를 침범하며 특히 다양한 크기의 혈관을 침범하여 혈관병을 발생시켜 대동맥 협착, 모야모야병, 신동맥 협착 등을 일으킨다. 이로 인하여 약 0.4-6.4%의 환자에서 고혈압 증상이 있으며 이의 원인으로 신혈관 협착이 가장 흔하다. 특히 약물에도 조절되지 않는 고혈압은 혈관 협착 등이 원인이 될 수 있기 때문에 도플러 초음파 검사나 전산화 혈관 조영술 등의 정밀 검사가 필요하다. 이에 대한 치료는 약물 치료, 피부경유 혈관경유혈관성형술, 수술적 치료 등의 병합 요법으로 이루어지며 재협착 발생률이 높기 때문에 주의 깊은 추적 관찰이 필요하다. 본 저자들은 제 1형 신경섬유종증에 합병된 모야모야병에서 신장동맥 협착을 동반한 고혈압을 진단받고 치료한 1례를 경험하였기에 보고하는 바이다. Neurofibromatosis type 1 (NF-1) is an autosomal dominant neurocutaneous disorder, which can affect different organs or systems of the body, including the cardiovascular system. One of the more serious aspects of the disease relates to arterial involvement. In particular, renal artery stenosis is one of the most common vascular abnormalities in patients with NF-1, and the manifestations vary, ranging from no symptoms to end-stage renal failure. Treatment usually consists of antihypertensive drugs, percutaneous transluminal angioplasty, or surgery. Other causes of hypertension should be ruled out and the patient followed up for close monitoring and proper management. We report a case of bilateral renal artery stenosis and hypertension in a patient with moyamoya disease associated with neurofibromatosis type 1. This report discusses the literature available on the current subject, its clinical features, diagnosis, and treatment.